

**NORME
INTERNATIONALE
INTERNATIONAL
STANDARD**

**CEI
IEC**

60747-8-4

Première édition
First edition
2004-09

Dispositifs discrets à semiconducteurs –

Partie 8-4:

**Transistors à semiconducteurs à oxyde métallique
à effet de champ (MOSFET) pour les applications
de commutation de puissance**

Discrete semiconductor devices –

Part 8-4:

**Metal-oxide-semiconductor field-effect
transistors (MOSFETs) for power
switching applications**



Numéro de référence
Reference number
CEI/IEC 60747-8-4:2004

Numérotation des publications

Depuis le 1er janvier 1997, les publications de la CEI sont numérotées à partir de 60000. Ainsi, la CEI 34-1 devient la CEI 60034-1.

Editions consolidées

Les versions consolidées de certaines publications de la CEI incorporant les amendements sont disponibles. Par exemple, les numéros d'édition 1.0, 1.1 et 1.2 indiquent respectivement la publication de base, la publication de base incorporant l'amendement 1, et la publication de base incorporant les amendements 1 et 2.

Informations supplémentaires sur les publications de la CEI

Le contenu technique des publications de la CEI est constamment revu par la CEI afin qu'il reflète l'état actuel de la technique. Des renseignements relatifs à cette publication, y compris sa validité, sont disponibles dans le Catalogue des publications de la CEI (voir ci-dessous) en plus des nouvelles éditions, amendements et corrigenda. Des informations sur les sujets à l'étude et l'avancement des travaux entrepris par le comité d'études qui a élaboré cette publication, ainsi que la liste des publications parues, sont également disponibles par l'intermédiaire de:

- **Site web de la CEI** (www.iec.ch)
- **Catalogue des publications de la CEI**

Le catalogue en ligne sur le site web de la CEI (www.iec.ch/searchpub) vous permet de faire des recherches en utilisant de nombreux critères, comprenant des recherches textuelles, par comité d'études ou date de publication. Des informations en ligne sont également disponibles sur les nouvelles publications, les publications remplacées ou retirées, ainsi que sur les corrigenda.

- **IEC Just Published**

Ce résumé des dernières publications parues (www.iec.ch/online_news/justpub) est aussi disponible par courrier électronique. Veuillez prendre contact avec le Service client (voir ci-dessous) pour plus d'informations.

- **Service clients**

Si vous avez des questions au sujet de cette publication ou avez besoin de renseignements supplémentaires, prenez contact avec le Service clients:

Email: custserv@iec.ch
Tél: +41 22 919 02 11
Fax: +41 22 919 03 00

Publication numbering

As from 1 January 1997 all IEC publications are issued with a designation in the 60000 series. For example, IEC 34-1 is now referred to as IEC 60034-1.

Consolidated editions

The IEC is now publishing consolidated versions of its publications. For example, edition numbers 1.0, 1.1 and 1.2 refer, respectively, to the base publication, the base publication incorporating amendment 1 and the base publication incorporating amendments 1 and 2.

Further information on IEC publications

The technical content of IEC publications is kept under constant review by the IEC, thus ensuring that the content reflects current technology. Information relating to this publication, including its validity, is available in the IEC Catalogue of publications (see below) in addition to new editions, amendments and corrigenda. Information on the subjects under consideration and work in progress undertaken by the technical committee which has prepared this publication, as well as the list of publications issued, is also available from the following:

- **IEC Web Site** (www.iec.ch)
- **Catalogue of IEC publications**

The on-line catalogue on the IEC web site (www.iec.ch/searchpub) enables you to search by a variety of criteria including text searches, technical committees and date of publication. On-line information is also available on recently issued publications, withdrawn and replaced publications, as well as corrigenda.

- **IEC Just Published**

This summary of recently issued publications (www.iec.ch/online_news/justpub) is also available by email. Please contact the Customer Service Centre (see below) for further information.

- **Customer Service Centre**

If you have any questions regarding this publication or need further assistance, please contact the Customer Service Centre:

Email: custserv@iec.ch
Tel: +41 22 919 02 11
Fax: +41 22 919 03 00

**NORME
INTERNATIONALE
INTERNATIONAL
STANDARD**

**CEI
IEC**

60747-8-4

Première édition
First edition
2004-09

Dispositifs discrets à semiconducteurs –

Partie 8-4:

**Transistors à semiconducteurs à oxyde métallique
à effet de champ (MOSFET) pour les applications
de commutation de puissance**

Discrete semiconductor devices –

Part 8-4:

**Metal-oxide-semiconductor field-effect
transistors (MOSFETs) for power
switching applications**

© IEC 2004 Droits de reproduction réservés — Copyright - all rights reserved

Aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de l'éditeur.

No part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from the publisher.

International Electrotechnical Commission, 3, rue de Varembé, PO Box 131, CH-1211 Geneva 20, Switzerland
Telephone: +41 22 919 02 11 Telefax: +41 22 919 03 00 E-mail: inmail@iec.ch Web: www.iec.ch



Commission Electrotechnique Internationale
International Electrotechnical Commission
Международная Электротехническая Комиссия

CODE PRIX
PRICE CODE **XB**

*Pour prix, voir catalogue en vigueur
For price, see current catalogue*

SOMMAIRE

AVANT-PROPOS	8
1 Domaine d'application	12
2 Références normatives	12
3 Termes et définitions	12
3.1 Termes généraux	12
3.2 Circuit équivalent	12
3.3 Termes relatifs aux valeurs limites et aux caractéristiques	14
3.4 Termes conventionnels utilisés	22
4 Symboles littéraux	22
4.1 Indices supplémentaires généraux	22
4.2 Liste des symboles littéraux supplémentaires	24
5 Valeurs limites et caractéristiques essentielles	24
5.1 Généralités	24
5.2 Valeurs limites	24
5.3 Caractéristiques	28
6 Méthodes de mesure	32
6.1 Généralités	32
6.2 Vérification des valeurs limites	32
6.3 Méthodes de mesure	70
7 Réception et fiabilité (révisé à partir de l'Article 7 de la CEI 60747-8)	110
7.1 Essais d'endurance et de fiabilité, et méthodes d'essai	110
7.2 Essais de type et essais individuels de série	114
Bibliographie	120
Figure 1 – Circuit équivalent d'un MOSFET avec diode inverse	14
Figure 2 – Temps pour l'énergie à l'état passant E_{ON} et l'énergie à l'état bloqué E_{off}	16
Figure 3 – Formes d'ondes de base pour spécifier les charges de grille	20
Figure 4 – Schéma de circuit pour la vérification de la tension drain-source	34
Figure 5 – Schéma de circuit pour la vérification de la tension grille-source	36
Figure 6 – Schéma de circuit pour la vérification de la tension grille-drain	38
Figure 7 – Schémas de circuit de mesure du courant de drain à l'état bloqué	40
Figure 8 – Circuit de base pour la vérification du courant de drain	42
Figure 9 – Schéma de circuit pour la vérification du courant de crête de drain	44
Figure 10 – Circuit de base pour la vérification du courant de drain inverse des MOSFET	46
Figure 11 – Circuit de base pour la vérification du courant de crête de drain inverse des MOSFET	48
Figure 12 – Schéma de circuit pour la vérification de dv/dt	50
Figure 13 – Exemple de représentation graphique (Forme d'onde de courant pendant le recouvrement direct du MOSFET)	50

CONTENTS

FOREWORD.....	9
1 Scope.....	13
2 Normative references	13
3 Terms and definitions	13
3.1 General terms	13
3.2 Equivalent circuit.....	13
3.3 Terms related to ratings and characteristics	15
3.4 Conventional used terms	23
4 Letter symbols.....	23
4.1 Additional general subscripts.....	23
4.2 List of additional letter symbols	25
5 Essential ratings and characteristics.....	25
5.1 General	25
5.2 Ratings (limiting values)	25
5.3 Characteristics	29
6 Measuring methods	33
6.1 General	33
6.2 Verification of ratings (limiting values)	33
6.3 Methods of measurement	71
7 Acceptance and reliability (revised from Clause 7 of IEC 60747-8)	111
7.1 Endurance and reliability tests, and test methods	111
7.2 Type tests and routine tests	115
Bibliography.....	121
Figure 1 – Equivalent circuit of MOSFET with inverse diode	15
Figure 2 – Integral times for the turn-on energy E_{on} and turn-off energy E_{off}	17
Figure 3 – Basic waveforms to specify the gate charges	21
Figure 4 – Circuit diagram for testing of drain-source voltage.....	35
Figure 5 – Circuit diagram for testing of gate-source voltage.....	37
Figure 6 – Circuit diagram for testing of gate-drain voltage	39
Figure 7 – Circuit diagrams for the measurement of drain off-state current	41
Figure 8 – Basic circuit for the testing of drain current	43
Figure 9 – Circuit diagram for testing of peak drain current	45
Figure 10 – Basic circuit for the testing of reverse drain current of MOSFETs	47
Figure 11 – Basic circuit for the testing of peak reverse drain current of MOSFETs.....	49
Figure 12 – Circuit diagram for verifying dv/dt	51
Figure 13 – Example of graphical representation (current waveform during MOSFET forward recovery)	51

Figure 14 – Exemple de représentation graphique (Forme d'onde de tension pendant le recouvrement direct du MOSFET)	52
Figure 15 – Circuit et séquence d'impulsions pour la vérification de la zone de fonctionnement en sécurité en polarisation directe (FBSOA)	54
Figure 16 – Schéma de circuit pour la vérification de la RBSOA	56
Figure 17 – Formes d'ondes d'essai pour la vérification de la RBSOA	58
Figure 18 – Circuit pour l'essai de durée d'impulsion de fonctionnement en sécurité, en charge en court-circuit	60
Figure 19 – Formes d'ondes de la tension grille-source V_{GS} , du courant de drain I_D et de la tension V_{DS} pendant la condition de charge en court-circuit SCSOA	62
Figure 20 – Circuit pour la commutation d'avalanche inductive	64
Figure 21 – Formes d'ondes de I_D , V_{DS} et V_{GS} pendant la commutation inductive non écrêtée	64
Figure 22 – Formes d'ondes de I_D , V_{DS} et V_{GS} pour la commutation d'avalanche non répétitive	68
Figure 23 – Schémas de circuit de mesure de la tension de claquage drain-source	70
Figure 24 – Schéma de circuit pour la mesure de la tension grille-source à l'état bloqué et de la tension de seuil grille-source	72
Figure 25 – Schéma de circuit pour la mesure du courant de fuite de drain (ou à l'état bloqué)	74
Figure 26 – Schéma de circuit pour la mesure du courant de fuite de grille	76
Figure 27 – Circuit de base de mesure pour la résistance à l'état passant	78
Figure 28 – Résistance à l'état passant	78
Figure 29 – Schéma de circuit pour le temps de commutation	82
Figure 30 – Formes schématiques des ondes et temps de commutation	82
Figure 31 – Circuit pour la détermination de la dissipation de puissance et/ou de l'énergie à l'état passant et à l'état bloqué	84
Figure 32 – Schéma de circuit de mesure des charges de grille	88
Figure 33 – Circuit de base de mesure de la capacité d'entrée en court-circuit	90
Figure 34 – Circuit de base de mesure de la capacité de sortie en court-circuit (C_{oss})	92
Figure 35 – Circuit de mesure de la capacité de transfert inverse C_{rss}	94
Figure 36 – Circuit de mesure de la résistance de grille interne, en court-circuit	96
Figure 37 – Schéma de circuit pour le temps de recouvrement direct et la charge de recouvrement direct du MOSFET (Méthode 1)	98
Figure 38 – Forme d'onde de courant à travers le MOSFET	100
Figure 39 – Schéma de circuit pour le temps de recouvrement direct et la charge de recouvrement direct du MOSFET (Méthode 2)	102
Figure 40 – Forme d'onde de courant à travers le MOSFET	104
Figure 41 – Schéma de circuit de mesure de la tension inverse drain-source	106
Figure 42 – Schéma de circuit de mesure de la tension de crête inverse drain-source répétitive	108
Figure 43 – Circuit pour le blocage à haute température	112
Figure 44 – Circuit pour polarisation de grille à haute température	112
Figure 45 – Circuit pour la durée de vie en fonctionnement intermittent	114
Figure 46 – Nombre de cycles attendus en fonction de l'augmentation de température ΔT_{vj}	114

Figure 14 – Example of graphical representation (voltage waveform during MOSFET forward recovery).....	53
Figure 15 – Circuit and pulse sequence for verifying forward-bias safe operating area (FBSOA).....	55
Figure 16 – Circuit diagram for verifying RBSOA.....	57
Figure 17 – Test waveforms for verifying RBSOA.....	59
Figure 18 – Circuit for testing safe operating pulse duration at load short circuit.....	61
Figure 19 – Waveforms of gate-source voltage V_{GS} , drain current I_D and voltage V_{DS} during load short-circuit condition SCSOA	63
Figure 20 – Circuit for the inductive avalanche switching	65
Figure 21 – Waveforms of I_D , V_{DS} and V_{GS} during unclamped inductive switching.....	65
Figure 22 – Waveforms of I_D , V_{DS} and V_{GS} for the non-repetitive avalanche switching	69
Figure 23 – Circuit diagrams for the measurement of the drain-source breakdown voltage....	71
Figure 24 – Circuit diagram for measurement of gate-source off-state voltage and gate-source threshold voltage.....	73
Figure 25 – Circuit diagram for drain leakage (or off-state) current measurement	75
Figure 26 – Circuit diagram for measuring of gate leakage current.....	77
Figure 27 – Basic circuit of measurement for on-state resistance.....	79
Figure 28 – On-state resistance	79
Figure 29 – Circuit diagram for switching time.....	83
Figure 30 – Schematic switching waveforms and times	83
Figure 31 – Circuit for determining the turn-on and turn-off power dissipation and/or energy	85
Figure 32 – Circuit diagram for the measurement gate charges.....	89
Figure 33 – Basic circuit for the measurement of short-circuit input capacitance	91
Figure 34 – Basic circuit for the measurement of short-circuit output capacitance (C_{OSS})	93
Figure 35 – Circuit for the measurement of reverse transfer capacitance C_{RSS}	95
Figure 36 – Circuit for the measurement of short-circuit internal gate resistance.....	97
Figure 37 – Circuit diagram for MOSFET forward recovery time and recovered charge (Method 1).....	99
Figure 38 – Current waveform through MOSFET.....	101
Figure 39 – Circuit diagram for MOSFET forward recovery time and recovered charge (Method 2).....	103
Figure 40 – Current waveform through MOSFET	105
Figure 41 – Circuit diagram for the measurement of drain-source reverse voltage	107
Figure 42 – Circuit diagram for the measurement of repetitive peak drain-source reverse voltage.....	109
Figure 43 – Circuit for high-temperature blocking.....	113
Figure 44 – Circuit for high-temperature gate bias	113
Figure 45 – Circuit for intermittent operating life	115
Figure 46 – Expected numbers of cycles versus temperature rise ΔT_{vj}	115

Tableau 1 – Termes relatifs aux MOSFET dans la présente norme et termes conventionnels utilisés pour la diode inverse intégrée dans le MOSFET	22
Tableau 2 – Caractéristiques définissant les défaillances et critères de défaillance	32
Tableau 3 – Caractéristiques définissant les défaillances pour les essais d'endurance et de fiabilité	110
Tableau 4 – Essais de type et essais individuels de série minima pour les MOSFET, s'ils sont applicables	116

Table 1 – Terms for MOSFET in this standard and the conventional used terms for the inverse diode integrated in the MOSFET	23
Table 2 – Failure defining characteristics and failure criteria	33
Table 3 – Failure-defining characteristics for endurance and reliability tests	111
Table 4 – Minimum items of type and routine tests for MOSFETs when applicable.....	117

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

DISPOSITIFS DISCRETS À SEMICONDUCTEURS –

Partie 8-4: Transistors à semiconducteurs à oxyde métallique à effet de champ (MOSFET) pour les applications de commutation de puissance

AVANT-PROPOS

- 1) La Commission Electrotechnique Internationale (CEI) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de la CEI). La CEI a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, la CEI – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de la CEI"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec la CEI, participent également aux travaux. La CEI collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de la CEI concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux intéressés sont représentés dans chaque comité d'études.
- 3) Les Publications de la CEI se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de la CEI. Tous les efforts raisonnables sont entrepris afin que la CEI s'assure de l'exactitude du contenu technique de ses publications; la CEI ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
- 4) Dans le but d'encourager l'unification internationale, les Comités nationaux de la CEI s'engagent à appliquer de façon transparente, dans toute la mesure possible, les normes internationales de la CEI dans leurs normes nationales et régionales. Toutes divergences entre toutes Publications de la CEI et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
- 5) La CEI n'a prévu aucune procédure de marquage valant indication d'approbation et n'engage pas sa responsabilité pour les équipements déclarés conformes à une de ses Publications.
- 6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
- 7) Aucune responsabilité ne doit être imputée à la CEI, à ses administrateurs, employés, auxiliaires ou mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités nationaux de la CEI, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de la CEI ou de toute autre Publication de la CEI, ou au crédit qui lui est accordé.
- 8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications référencées est obligatoire pour une application correcte de la présente publication.
- 9) L'attention est attirée sur le fait que certains des éléments de la présente Publication de la CEI peuvent faire l'objet de droits de propriété intellectuelle ou de droits analogues. La CEI ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de propriété et de ne pas avoir signalé leur existence.

La Norme internationale CEI 60747-8-4 a été établie par le sous-comité 47E: Dispositifs discrets à semiconducteurs, du comité d'études 47 de la CEI: Dispositifs à semiconducteurs.

Le texte de la présente norme est issu des documents suivants:

FDIS	Rapport de vote
47E/259/FDIS	47E/266/RVD

Le rapport de vote indiqué dans le tableau ci-dessus donne toute information sur le vote ayant abouti à l'approbation de cette norme.

Cette publication a été rédigée selon les Directives ISO/CEI, Partie 2.

INTERNATIONAL ELECTROTECHNICAL COMMISSION

DISCRETE SEMICONDUCTOR DEVICES –**Part 8-4: Metal-oxide-semiconductor field-effect transistors (MOSFETs)
for power switching applications**

FOREWORD

- 1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as "IEC Publication(s)"). Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees.
- 3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user.
- 4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications. Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter.
- 5) IEC provides no marking procedure to indicate its approval and cannot be rendered responsible for any equipment declared to be in conformity with an IEC Publication.
- 6) All users should ensure that they have the latest edition of this publication.
- 7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications.
- 8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is indispensable for the correct application of this publication.
- 9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 60747-8-4 has been prepared by subcommittee 47E: Discrete semiconductor devices, of IEC technical committee 47: Semiconductor devices.

The text of this standard is based on the following documents:

FDIS	Report on voting
47E/259/FDIS	47E/266/RVD

Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

La présente norme doit être lue conjointement à la CEI 60747-1, où l'utilisateur trouvera toutes les informations de base sur

- la terminologie (Chapitre II);
- les symboles littéraux (Chapitre II);
- les valeurs limites et caractéristiques essentielles (Chapitre III);
- les méthodes de mesurage (y compris les vérifications des valeurs limites) (Chapitre IV);
- la réception et la fiabilité (Chapitre V).

La CEI 60747 comprend les parties suivantes, regroupées sous le titre général *Dispositifs discrets à semiconducteurs*:

Partie 1: Généralités

Partie 2: Diodes de redressement

Partie 3: Signal (y compris commutation) et diodes régulatrices

Partie 4: Dispositifs à micro-ondes

Partie 5: Dispositifs optoélectroniques

Partie 6: Thyristors

Partie 7: Transistors bipolaires

Partie 8: Transistors à effet de champ

Partie 9: Transistors bipolaires à grille isolée (IGBT)

Partie 10: Spécification générique pour les dispositifs discrets et les circuits intégrés

Partie 11: Spécification intermédiaire pour les dispositifs discrets

Partie 12: Spécification intermédiaire pour les dispositifs optoélectroniques

Partie 13: —

Partie 14: Capteurs à semiconducteurs

Partie 15: Dispositifs à semiconducteurs de puissance isolés

Partie 16: Dispositifs intégrés à micro-ondes.

Le comité a décidé que le contenu de cette publication ne sera pas modifié avant la date de maintenance indiquée sur le site web de la CEI sous «<http://webstore.iec.ch>» dans les données relatives à la publication recherchée. A cette date, la publication sera

- reconduite;
- supprimée;
- remplacée par une édition révisée, ou
- amendée.

This standard is to be read in conjunction with IEC 60747-1 where the user will find all basic information on

- terminology (Chapter II);
- letter symbols (Chapter II);
- essential ratings and characteristics (Chapter III);
- measuring methods (including verification of ratings) (Chapter IV);
- acceptance and reliability (Chapter V).

IEC 60747 consists of the following parts, under the general title *Discrete semiconductor devices*:

Part 1: General

Part 2: Rectifier diodes

Part 3: Signal (including switching) and regulator diodes

Part 4: Microwave devices

Part 5: Optoelectronic devices

Part 6: Thyristors

Part 7: Bipolar transistors

Part 8: Field-effect transistors

Part 9: Insulated-gate bipolar transistors (IGBTs)

Part 10: Generic specification for discrete devices and integrated circuits

Part 11: Sectional specification for discrete devices

Part 12: Sectional specification for optoelectronic devices

Part 13: —

Part 14: Semiconductor sensors

Part 15: Isolated power semiconductor devices

Part 16: Microwave integrated devices.

The committee has decided that the contents of this publication will remain unchanged until the maintenance result date indicated on the IEC web site under "<http://webstore.iec.ch>" in the data related to the specific publication. At this date, the publication will be

- reconfirmed;
- withdrawn;
- replaced by a revised edition, or
- amended.

DISPOSITIFS DISCRETS À SEMICONDUCTEURS –

Partie 8-4: Transistors à semiconducteurs à oxyde métallique à effet de champ (MOSFET) pour les applications de commutation de puissance

1 Domaine d'application

La présente partie de la CEI 60747 donne des détails pour les catégories suivantes de transistors à semiconducteurs à oxyde métallique à effet de champ (MOSFET) avec des diodes inverses.

- Type à appauvrissement, type B (normalement à l'état passant).
- Type à enrichissement, type C (normalement à l'état bloqué).

NOTE 1 Pour certaines applications, les MOSFET peuvent ne pas avoir de caractéristiques de diode inverse dans la fiche technique. Des configurations spéciales d'élément de circuit pour éliminer la diode sont en cours de développement pour de telles applications. Les applications des MOSFET telles que des équipements de commande de moteur nécessitent d'indiquer les caractéristiques de diode inverse dans le MOSFET pour utiliser la diode inverse comme diode de roue libre.

NOTE 2 Le MOSFET est classé comme une sorte de transistor à effet de champ à grille isolée (IGFET) dans la CEI 60747-8.

NOTE 3 Seul le symbole graphique pour le type C est utilisé dans la présente norme. Il s'applique également pour la mesure des dispositifs de type B.

2 Références normatives

Les documents de référence suivants sont indispensables pour l'application du présent document. Pour les références datées, seule l'édition citée s'applique. Pour les références non datées, la dernière édition du document de référence s'applique (y compris les éventuels amendements).

CEI 60747-1:1983, *Dispositifs à semiconducteurs – Dispositifs discrets et circuits intégrés – Partie 1: Généralités*

CEI 60747-2:2000, *Dispositifs à semiconducteurs – Dispositifs discrets et circuits intégrés – Partie 2: Diodes de redressement*

CEI 60747-8:2000, *Dispositifs à semiconducteurs – Partie 8: Transistors à effet de champ.*

3 Termes et définitions

Pour les besoins du présent document, les termes et définitions suivants s'appliquent.

3.1 Termes généraux

Les termes généraux pour les MOSFET sont définis en 4.2 de la CEI 60747-8.

3.2 Circuit équivalent

Les MOSFET contiennent généralement (voir NOTE 1 de l'Article 1) une diode intrinsèque inverse ou une diode en parallèle avec le MOSFET proprement dit. La Figure 1 représente le circuit équivalent d'un dispositif à canal N. Les polarités sont inversées pour les dispositifs à canal P. La diode n'est pas représentée dans le symbole graphique habituel.

DISCRETE SEMICONDUCTOR DEVICES –

Part 8-4: Metal-oxide-semiconductor field-effect transistors (MOSFETs) for power switching applications

1 Scope

This part of IEC 60747 gives details for the following categories of metal-oxide semiconductor field-effect transistors (MOSFETs) with inverse diodes.

- Type B depletion (normally on) type.
- Type C enhancement (normally off) type.

NOTE 1 MOSFETs for some applications may not have inverse diode characteristics in the data sheet. Special circuit element structures to eliminate body diode are under development for such applications. MOSFET applications such as motor control equipment need to specify the inverse diode characteristics in the MOSFET to use the inverse diode as a free wheeling diode.

NOTE 2 MOSFET is classified as a kind of insulated gate field-effect transistor (IGFET) in IEC 60747-8.

NOTE 3 The graphical symbol only for type C is used in this standard. It equally applies for the measurement of type B devices.

2 Normative references

The following referenced documents are indispensable for the application of this document. For dated references, only the edition cited applies. For undated references, the latest edition of the referenced document (including any amendments) applies.

IEC 60747-1:1983, *Semiconductor devices – Discrete devices and integrated circuits – Part 1: General*

IEC 60747-2:2000, *Semiconductor devices – Discrete devices and integrated circuits – Part 2: Rectifier diodes*

IEC 60747-8:2000, *Semiconductor devices – Part 8: Field-effect transistors.*

3 Terms and definitions

For the purposes of this document, the following terms and definitions apply.

3.1 General terms

General terms for MOSFETs are defined in 4.2 of IEC 60747-8.

3.2 Equivalent circuit

MOSFETs generally (see NOTE 1 in Clause 1) contain an intrinsic inverse or body diode in parallel with the MOSFET itself. Figure 1 shows the equivalent circuit of an N-channel device. Polarities are reversed for P-channel devices. The diode is not shown in the normal graphical symbol.




Figure 1 – Circuit équivalent d'un MOSFET avec diode inverse

3.3 Termes relatifs aux valeurs limites et aux caractéristiques

3.3.1

taux d'augmentation de tension à l'état bloqué

dv/dt

taux d'augmentation de la tension drain-source, état bloqué, induite pendant la période de recouvrement inverse de diode inverse

3.3.2

zone de fonctionnement en sécurité en polarisation inverse

RBSOA

courant de drain en fonction de la zone de tension drain-source dans laquelle le MOSFET peut être mis à l'état bloqué de façon répétitive avec une charge inductive écrêtée sans défaillance

3.3.3

zone de fonctionnement en sécurité en court-circuit

SCSOA

courant de drain en fonction de la zone de tension de drain dans laquelle le MOSFET peut être à l'état passant et à l'état bloqué de façon non répétitive sans défaillance

3.3.4

énergie d'avalanche (pour les dispositifs à avalanche)

E_A

capacité d'énergie d'avalanche à l'état bloqué

3.3.5

énergie d'avalanche répétitive (pour les dispositifs à avalanche)

E_{AR}

capacité d'énergie d'avalanche répétitive à l'état bloqué

3.3.6

énergie d'avalanche non répétitive (pour les dispositifs à avalanche)

E_{AS}

capacité d'énergie d'avalanche non répétitive à l'état bloqué (impulsion unique)

3.3.7

courant de fuite de drain

I_{DS}

courant de drain à l'état bloqué




Figure 1 – Equivalent circuit of MOSFET with inverse diode

3.3 Terms related to ratings and characteristics

3.3.1

rate of rise of off-state voltage

dv/dt

rate of rise of drain-source off-state voltage induced during reverse recovery period of the inverse diode

3.3.2

reverse-bias safe operating area

RBSOA

drain current versus drain-source voltage region in which the MOSFET is able to turned-off repetitively with clamped inductive load without failure

3.3.3

short-circuit safe operating area

SCSOA

drain current versus drain voltage region in which the MOSFET is able to turn on and off non repetitively without failure

3.3.4

avalanche energy (for avalanche devices)

E_A

avalanche energy capability during turn-off period

3.3.5

repetitive avalanche energy (for avalanche devices)

E_{AR}

repetitive avalanche energy capability during turn-off period

3.3.6

non-repetitive avalanche energy (for avalanche devices)

E_{AS}

non-repetitive avalanche capability during turn-off period (single pulse)

3.3.7

drain leakage current

I_{DS}

drain current in the off-state

3.3.8

tension de claquage, drain-source

$V_{(BR)DS}$

tension de claquage drain-source à l'état bloqué

3.3.9

capacité d'entrée (en court-circuit)

C_{iss}

voir 4.3.6.1 de la CEI 60747-8

3.3.10

capacité de sortie (en court-circuit)

C_{oss}

voir 4.3.6.2 de la CEI 60747-8

3.3.11

capacité de transfert inverse (en court-circuit)

C_{rss}

voir 4.3.6.3 de la CEI 60747-8

3.3.12

résistance de grille interne

r_g

résistance de grille interne, en court-circuit (voir la Figure 37)

3.3.13

temps de commutation

$t_{d(on)}$, t_r , $t_{d(off)}$, et t_f

la forme d'onde d'entrée est la tension grille-source, et la forme d'onde de sortie est le courant de drain (voir la CEI 60747-1)

3.3.14

énergie à l'état passant

E_{on}

valeur de l'intégrale du produit de la tension drain-source V_{DS} et du courant de drain I_D à l'état passant, décrite par l'équation de $E_{on} = \int_0^{t_1} i_D \times v_{DS} \times dt$ (voir la Figure 2)

3.3.15

énergie à l'état bloqué

E_{off}

valeur de l'intégrale du produit de la tension drain-source V_{DS} et du courant de drain I_D à l'état bloqué, décrite par l'équation de $E_{off} = \int_{t_2}^{t_3} i_D \times v_{DS} \times dt$ (voir la Figure 2)




Figure 2 – Temps pour l'énergie à l'état passant E_{on} et l'énergie à l'état bloqué E_{off}

3.3.8**breakdown voltage, drain to source** $V_{(BR)DS}$

drain-source breakdown voltage in the off-state

3.3.9**(short-circuit) input capacitance** C_{iss}

see 4.3.6.1 in IEC 60747-8

3.3.10**(short-circuit) output capacitance** C_{oss}

see 4.3.6.2 in IEC 60747-8

3.3.11**(short-circuit) reverse transfer capacitance** C_{rss}

see 4.3.6.3 in IEC 60747-8

3.3.12**internal gate resistance** r_g

short-circuit internal gate resistance (see Figure 37)

3.3.13**switching times** $t_{d(on)}$, t_r , $t_{d(off)}$, and t_f

input waveform is the gate to source voltage, and output waveform is the drain current (see IEC 60747-1)


3.3.14**turn-on energy** E_{on} value of the integral of the product of drain-source voltage V_{DS} and drain current I_D during turn-on described as the equation of $E_{on} = \int_0^{t_1} i_D \times v_{DS} \times dt$ (see Figure 2)**3.3.15****turn-off energy** E_{off} value of the integral of drain-source voltage V_{DS} multiplied by drain current I_D during turn-off described as the equation of $E_{off} = \int_{t_2}^{t_3} i_D \times v_{DS} \times dt$ (see Figure 2)

Figure 2 – Integral times for the turn-on energy E_{on} and turn-off energy E_{off}

3.3.16 charges de grille

3.3.16.1 charge de grille totale

Q_G

charge qui est nécessaire pour élever la tension grille-source de zéro à une valeur spécifiée et qui est calculée par l'équation ci-dessous (voir la Figure 3)

$$Q_G = \int_{t_0}^{t_4} i_{GG}(t) dt$$

3.3.16.2 charge de grille de seuil

$Q_{GS(th)}$

charge nécessaire pour élever la tension grille-source de zéro à $V_{GS(th)}$ et calculée par l'équation ci-dessous (voir la Figure 3)

$$Q_{GS(th)} = \int_{t_0}^{t_1} i_{GG}(t) dt$$

3.3.16.3 charge de grille de plateau

$Q_{GS(pl)}$

charge nécessaire pour élever la tension grille-source de zéro à la tension de plateau $V_{GS(pl)}$ et calculée par l'équation ci-dessous (voir la Figure 3)

$$Q_{GS(pl)} = \int_{t_0}^{t_2} i_{GG}(t) dt$$

3.3.16.4 charge de drain de grille

Q_{GD}

différence de charge entre le début et la fin de la région de plateau, nécessaire pour charger C_{GD} et calculée par l'équation ci-dessous (voir la Figure 3)

$$Q_{GD} = \int_{t_2}^{t_3} i_{GG}(t) dt$$

3.3.16 gate charges

3.3.16.1 total gate charge

Q_G

charge that is required to raise the gate-source voltage from zero to a specified value and calculated by the following equation (see Figure 3)

$$Q_G = \int_{t_0}^{t_4} i_{GG}(t) dt$$

3.3.16.2 threshold gate charge

$Q_{GS(th)}$

charge required to raise gate-source from zero to $V_{GS(th)}$ and calculated by the following equation (see Figure 3)

$$Q_{GS(th)} = \int_{t_0}^{t_1} i_{GG}(t) dt$$

3.3.16.3 plateau gate charge

$Q_{GS(pl)}$

charge required to raise gate-source voltage from zero to plateau voltage $V_{GS(pl)}$ and calculated by the following equation (see Figure 3)


$$Q_{GS(pl)} = \int_{t_0}^{t_2} i_{GG}(t) dt$$

3.3.16.4 gate drain charge

Q_{GD}

charge difference between beginning and end of plateau region, required to charge up C_{GD} and calculated by the following equation (see Figure 3)

$$Q_{GD} = \int_{t_2}^{t_3} i_{GG}(t) dt$$



NOTE Les intervalles de temps indiqués par des lignes terminées par une flèche sont des intervalles pour calculer les charges de grille.

Figure 3 – Formes d'ondes de base pour spécifier les charges de grille

3.3.17

charge de capacité de sortie

Q_{oss}

charge nécessaire pour modifier la tension au niveau de la capacité de sortie C_{oss} à l'état passant et bloqué

3.3.18

tension de plateau grille-source

$V_{GS(pl)}$

tension à l'état passant, où V_{GS} est relativement constante (Plateau de Miller) et pendant laquelle C_{GD} est chargée

NOTE Voir la Figure 3.

3.3.19

tension inverse drain-source

V_{DSR}


tension à travers le MOSFET résultant de la circulation du courant dans le sens inverse

3.3.20

courant de recouvrement direct du MOSFET

I_{FR}

courant de recouvrement du MOSFET résultant de la circulation du courant dans le sens inverse



NOTE Time intervals indicated by arrow end lines are integral intervals to calculate the gate charges.

Figure 3 – Basic waveforms to specify the gate charges

3.3.17

output capacitance charge

Q_{OSS}

charge required to change the voltage at output capacitance C_{OSS} during turn-on and turn-off

3.3.18

gate-source plateau voltage

$V_{GS(pl)}$

voltage during turn-on, where V_{GS} is relatively constant (Miller-Plateau) and during which C_{GD} is charged

NOTE See Figure 3.

3.3.19

drain-source reverse voltage

V_{DSR}

voltage across the MOSFET which results from the flow of current in the reverse direction

3.3.20

MOSFET forward recovery current

I_{FR}

recovery current of the MOSFET which results from the flow of current in the reverse direction

3.3.21

temps de recouvrement direct du MOSFET

t_{fr}

temps de recouvrement du MOSFET résultant de la circulation du courant dans le sens inverse

3.3.22

charge de recouvrement direct du MOSFET

Q_f

charge de recouvrement du MOSFET résultant de la circulation du courant dans le sens inverse

3.4 Termes conventionnels utilisés

Tableau 1 – Termes relatifs aux MOSFET dans la présente norme et termes conventionnels utilisés pour la diode inverse intégrée dans le MOSFET

Termes normalisés	Symbole littéral	Termes conventionnels utilisés pour la diode inverse, avec le MOSFET à l'état bloqué	Symbole littéral
Tension inverse drain-source	V_{DSR}	Tension directe de diode inverse	V_F
Courant de recouvrement direct du MOSFET	I_{FR}	Courant de recouvrement inverse de diode inverse	I_{RR}
Courant de crête de recouvrement direct du MOSFET	I_{FRM}	Courant de crête de recouvrement inverse de diode inverse	I_{RM}
Temps de recouvrement direct du MOSFET	t_{fr}	Temps de recouvrement inverse de diode inverse	t_{rr}
Charge de recouvrement direct du MOSFET	Q_f	Charge de recouvrement inverse de diode inverse	Q_r
Courant de drain inverse	I_{DR}	Courant direct de diode inverse	I_F
Courant de crête de drain inverse	I_{DRM}	Courant de crête direct de diode inverse	I_{FM}

4 Symboles littéraux

Les symboles littéraux généraux pour les MOSFET sont définis aux Articles 2, 3 et 4, Chapitre V de la CEI 60747-1 et en 4.4.3 de la CEI 60747-8. Les symboles littéraux spéciaux relatifs aux diodes inverses sont donnés en 4.3 de la CEI 60747-2.

4.1 Indices supplémentaires généraux

En plus de la liste d'indices généraux recommandés donnés en 2.2.1 du Chapitre V de la CEI 60747-1, les indices suivants ont été introduits récemment dans la présente norme:

- O chargé par un circuit ouvert
- S chargé par un court-circuit
- R chargé par une résistance
- X avec une tension grille-source spécifiée
- pl plateau
- th seuil.

NOTE X est défini en 4.1.2 de la CEI 60747-7.

3.3.21**MOSFET forward recovery time** **t_{fr}**

recovery time of the MOSFET which results from the flow of current in the reverse direction

3.3.22**MOSFET forward recovery charge** **Q_f**

recovery charge of the MOSFET which results from the flow of current in the reverse direction

3.4 Conventional used terms**Table 1 – Terms for MOSFET in this standard and the conventional used terms for the inverse diode integrated in the MOSFET**

Standard terms	Letter symbol	Conventionally used terms for inverse diode with MOSFET in off-state	Letter symbol
Drain-source reverse voltage	V_{DSR}	Inverse diode forward voltage	V_F
MOSFET forward recovery current	I_{FR}	Inverse diode reverse recovery current	I_{RR}
MOSFET peak forward recovery current	I_{FRM}	Inverse diode peak reverse recovery current	I_{RM}
MOSFET forward recovery time	t_{fr}	Inverse diode reverse recovery time	t_{rr}
MOSFET forward recovered charge	Q_f	Inverse diode reverse recovered charge	Q_r
Reverse drain current	I_{DR}	Inverse diode forward current	I_F
Peak reverse drain current	I_{DRM}	Inverse diode peak forward current	I_{FM}

4 Letter symbols

General letter symbols for MOSFETs are defined in Clauses 2, 3 and 4, Chapter V of IEC 60747-1 and in 4.4.3 of IEC 60747-8. Special letter symbols related to inverse diodes are given in 4.3 of IEC 60747-2.

4.1 Additional general subscripts

In addition to the list of recommended general subscripts given in 2.2.1, Chapter V of IEC 60747-1, the following subscripts are newly introduced in this standard:

- O termination with a open circuit
- S termination with a short circuit
- R termination with a resistor
- X termination with specified gate source voltage
- pl plateau
- th threshold.

NOTE X is defined in 4.1.2 of IEC 60747-7.

4.2 Liste des symboles littéraux supplémentaires

Nom et désignation	Symbole littéral	Remarques
4.2.1 Tensions		
Tension de claquage, drain-source (pour type B)	$V_{(BR)DSX}$	
Tension de claquage, drain-source (pour type C)	$V_{(BR)DSS}$	
Tension grille-source, état passant (pour type C)	$V_{GS(on)}$	
Tension drain-source, état passant	$V_{DS(on)}$	
Tension inverse drain-source	V_{DR}	
Tension de plateau grille-source	$V_{GS(pl)}$	
4.2.2 Courants		
Courant de crête de drain	I_{DM}	
Courant de drain inverse	I_{DR}	
Courant de crête de drain inverse	I_{DRM}	
4.2.3 Energie de commutation		
Energie à l'état passant	E_{on}	
Energie à l'état bloqué	E_{off}	
4.2.4 Energie d'avalanche (pour les types dits à avalanche)		
Energie d'avalanche répétitive	E_{AR}	
Energie d'avalanche à impulsion unique non répétitive	E_{AS}	
4.2.5 Résistance		
Résistance de grille interne	r_g	
4.2.6 Charges de grille (voir la Figure 3)		
Charge de grille totale	Q_G	
Charge de grille de plateau	$Q_{GS(pl)}$	
Charge grille-drain	Q_{GD}	
Charge de grille de seuil	$Q_{GS(th)}$	
4.2.7 Recouvrements des MOSFET (recouvrements de diode inverse)		
Courant de crête de recouvrement direct	I_{FRM}	
Temps de recouvrement direct	t_{fr}	
Charge de recouvrement direct	Q_f	

5 Valeurs limites et caractéristiques essentielles

5.1 Généralités

Pour les dispositifs multi-grilles, les valeurs limites et les caractéristiques prescrites doivent être données pour chaque grille séparément, sauf indication contraire.

5.2 Valeurs limites

Les valeurs limites doivent être valables dans toute la plage des conditions de fonctionnement, comme cela est indiqué pour le dispositif individuel, en faisant référence à une courbe, le cas échéant.

4.2 List of additional letter symbols

Name and designation	Letter symbol	Remarks
4.2.1 Voltages		
Breakdown voltage, drain-source (for type B)	$V_{(BR)DSX}$	
Breakdown voltage, drain-source (for type C)	$V_{(BR)DSS}$	
Gate-source on-state voltage (for type C)	$V_{GS(on)}$	
Drain-source on-state voltage	$V_{DS(on)}$	
Drain-source reverse voltage	V_{DR}	
Gate-source plateau voltage	$V_{GS(pl)}$	
4.2.2 Currents		
Peak drain current	I_{DM}	
Reverse drain current	I_{DR}	
Peak reverse drain current	I_{DRM}	
4.2.3 Switching energy		
Turn-on energy	E_{on}	
Turn-off energy	E_{off}	
4.2.4 Avalanche energy (for avalanche types)		
Repetitive avalanche energy	E_{AR}	
Non-repetitive single pulse avalanche energy	E_{AS}	
4.2.5 Resistance		
Internal gate resistance	r_g	
4.2.6 Gate charges (see Figure 3)		
Total gate charge	Q_G	
Plateau gate charge	$Q_{GS(pl)}$	
Gate-drain charge	Q_{GD}	
Threshold gate charge	$Q_{GS(th)}$	
4.2.7 MOSFETs recoveries (inverse diode recoveries)		
Peak forward recovery current	I_{FRM}	
Forward recovery time	t_{fr}	
Forward recovered charge	Q_f	

5 Essential ratings and characteristics

5.1 General

For multiple-gate devices, required gate ratings and characteristics shall be given for each gate separately, except where otherwise stated.

5.2 Ratings (limiting values)

Ratings shall be valid for the whole range of operating conditions as stated for the particular device, with reference to a curve where appropriate.

5.2.1 Températures

5.2.1.1 Températures ambiante, de boîtier ou virtuelle de jonction, minimale et maximale (T_a ou T_c ou T_{vj})

5.2.1.2 Le cas échéant, températures de stockage minimale et maximale (T_{stg})

5.2.2 Dissipation de puissance (P_{tot})

Dissipation totale maximale de puissance, toute exigence particulière relative à la dissipation et/ou au montage doit être établie, le cas échéant, et une courbe de décroissance en fonction de la température.

5.2.3 Tensions et courants

5.2.3.1 Courant de drain maximal à l'état bloqué (I_{D0})

5.2.3.2 Tensions grille-source maximales ($\pm V_{GS}$)

5.2.3.3 Tension grille-grille maximale (pour dispositifs multi-grilles) (V_{G1-G2})

5.2.3.4 Taux maximal d'augmentation de tension à l'état bloqué (dv/dt)

5.2.3.5 Courant de drain maximal à l'état passant (I_D)

5.2.3.6 Courant de crête de drain maximal à l'état passant (I_{DM})

Dans des conditions d'impulsions spécifiées.

5.2.3.7 Courant de drain inverse maximal (I_{DR})

5.2.3.8 Courant de crête de drain inverse maximal (I_{DRM})

Dans des conditions d'impulsions spécifiées.

5.2.4 Zone de fonctionnement de sécurité (SOA), le cas échéant

5.2.4.1 RBSOA maximum

Dans des conditions d'impulsions spécifiées.

5.2.4.2 SCSOA maximum (si applicable)

Dans des conditions de court-circuit spécifiées. En variante, le temps pour lequel le dispositif peut être mis à l'état passant de façon non répétitive à travers une tension drain-source spécifiée et avec des conditions de grille spécifiées, peut être spécifié.

5.2.5 Energie d'avalanche (pour les dispositifs à avalanche)

5.2.5.1 Energie d'avalanche répétitive maximale (E_{AR})

Dans des conditions spécifiées dans un circuit de commutation inductif non écrêté.

5.2.5.2 Energie d'avalanche non répétitive maximale (E_{AS})

Dans des conditions spécifiées dans un circuit de commutation inductif non écrêté.

5.2.6 Données mécaniques

Voir la CEI 60747-1.

5.2.1 Temperatures

5.2.1.1 Minimum and maximum ambient, case or virtual junction temperatures (T_a or T_c or T_{vj})

5.2.1.2 Where appropriate, minimum and maximum storage temperature (T_{stg})

5.2.2 Power dissipation (P_{tot})

Maximum total power dissipation, any special requirements for ventilation and/or mounting shall be stated, where appropriate, a de-rating curve versus temperature.

5.2.3 Voltages and currents

5.2.3.1 Maximum off-state drain current (I_{D0})

5.2.3.2 Maximum gate-source voltages ($\pm V_{GS}$)

5.2.3.3 Maximum gate-gate voltage (for multiple-gate devices) (V_{G1-G2})

5.2.3.4 Maximum rate of rise of off-state voltage (dv/dt)

5.2.3.5 Maximum on-state drain current (I_D)

5.2.3.6 Maximum peak on-state drain current (I_{DM})

Under specified pulse conditions.

5.2.3.7 Maximum reverse drain current (I_{DR})

5.2.3.8 Maximum peak reverse drain current (I_{DRM})

Under specified pulse conditions.

5.2.4 Safe operating area (SOA), where appropriate

5.2.4.1 Maximum RBSOA

Under specified pulse conditions.

5.2.4.2 Maximum SCSOA (if applicable)

Under specified short-circuit conditions. Alternatively the time for which the device can be turned-on non repetitively across a specified drain-source voltage and with specified gate conditions may be specified.

5.2.5 Avalanche energy (for avalanche devices)

5.2.5.1 Maximum repetitive avalanche energy (E_{AR})

Under specified conditions in an unclamped inductive switching circuit.

5.2.5.2 Maximum non-repetitive avalanche energy (E_{AS})

Under specified conditions in an unclamped inductive switching circuit.

5.2.6 Mechanical data

See IEC 60747-1.

5.3 Caractéristiques

Les caractéristiques doivent être données à 25 °C et à une température de fonctionnement plus élevée spécifiée, sauf indication contraire.

5.3.1 Courant de fuite de grille (I_{GSS})

Valeur maximale, à une tension grille-source V_{GS} maximale et avec drain court-circuité à la source.

5.3.2 Courant de fuite de drain (I_{DSX}) (pour type B)

Valeur maximale, à des tensions élevées spécifiées drain-source et grille-source.

5.3.3 Courant de fuite de drain (I_{DSS}) (pour type C)

Valeur maximale, à une tension élevée spécifiée drain-source et tension grille-source court-circuitée.

5.3.4 Tension de claquage, drain-source ($V_{(BR)DSX}$) (pour type B)

Valeur minimale, au courant de drain maximal à l'état bloqué I_{D0} et tension grille-source spécifiée.

5.3.5 Tension de claquage, drain-source ($V_{(BR)DSS}$) (pour type C)

Valeur minimale, au courant de drain maximal à l'état bloqué I_{D0} et tension grille-source court-circuitée.

5.3.6 Tension de blocage grille-source ($V_{GS(off)}$) (pour type B)

Valeurs minimale et maximale à une valeur élevée spécifiée de tension drain-source et à une valeur faible spécifiée de courant de drain.

5.3.7 Tension de seuil grille-source ($V_{GS(th)}$) (pour type C)

Valeurs minimale et maximale à une valeur élevée spécifiée de tension drain-source et à une valeur faible spécifiée de courant de drain.

5.3.8 Tension grille-source, état passant ($V_{GSM(on)}$) (pour type C)

Valeur maximale à l'état passant.

5.3.9 Résistance drain-source, état passant ($r_{DS(on)}$)

Valeur maximale à une tension de grille et une température spécifiées et avec une dissipation interne négligeable (voir la Figure 28).

5.3.10 Tension inverse drain-source (V_{DR})

Valeur maximale au courant inverse élevé spécifié (I_{DR}) et à $V_{GS} = 0$.

5.3.11 Capacité d'entrée en court-circuit (C_{iss})

Valeur maximale, à une tension drain-source spécifiée, à une fréquence spécifiée et avec la tension drain-source court-circuitée en a.c.

5.3 Characteristics

Characteristics shall be given at 25 °C and at one specified higher operating temperature taken except where otherwise stated.

5.3.1 Gate leakage current (I_{GSS})

Maximum value at maximum gate-source voltage V_{GS} with drain shorted to source.

5.3.2 Drain leakage current (I_{DSX}) (for type B)

Maximum value at specified high drain-source voltage and gate-source voltage.

5.3.3 Drain leakage current (I_{DSS}) (for type C)

Maximum value at specified high drain-source voltage and gate-source shorted.

5.3.4 Breakdown voltage, drain to source ($V_{(BR)DSX}$) (for type B)

Minimum value, at maximum off-state drain current I_{D0} and specified gate-source voltage.

5.3.5 Breakdown voltage, drain to source ($V_{(BR)DSS}$) (for type C)

Minimum value, at maximum off-state drain current I_{D0} and gate-source shorted.

5.3.6 Gate-source cut-off voltage ($V_{GS(off)}$) (for type B)

Minimum and maximum values at specified high value of drain-source voltage and low value of drain current.

5.3.7 Gate-source threshold voltage ($V_{GS(th)}$) (for type C)

Minimum and maximum values, at specified high value of drain-source voltage and at a low value of drain current.

5.3.8 Gate-source on-state voltage ($V_{GSM(on)}$) (for type C)

Maximum value in the on-state.

5.3.9 Drain-source on-state resistance ($r_{DS(on)}$)

Maximum value at specified gate voltage, temperature and with negligible internal dissipation (see Figure 28).

5.3.10 Drain-source reverse voltage (V_{DR})

Maximum value at specified high reverse current (I_{DR}) and at $V_{GS} = 0$.

5.3.11 Short-circuit input capacitance (C_{iss})

Maximum value, under specified drain-source voltage, at specified frequency and with the drain source short-circuited to a.c.

5.3.12 Capacité de sortie en court-circuit (C_{oss})

Valeur maximale, à une tension drain-source spécifiée, à une fréquence spécifiée et avec la tension grille-source court-circuitée en a.c.

5.3.13 Capacité de transfert inverse en court-circuit (C_{rss})

Valeur maximale, à une tension drain-source spécifiée, à une fréquence spécifiée et avec la tension grille-source court-circuitée en a.c.

5.3.14 Résistance de grille interne (r_g), le cas échéant

Valeur maximale et/ou type, dans les conditions électriques spécifiées et à une fréquence spécifiée.

5.3.15 Temps de commutation ($t_{d(on)}$, t_r , $t_{d(off)}$, et t_f)

Valeurs types, dans des conditions spécifiées:

- courant de drain;
- tension grille-source à l'état passant et bloqué;
- résistance de charge;
- résistance dans le circuit grille-source;
- température de boîtier ou température ambiante ou température virtuelle de jonction.

NOTE Dans le cas où le temps $t_{d(off)}$ n'est qu'une petite fraction du temps de mise à l'état bloqué total (t_{off}), une valeur maximale pour le temps t_{off} seul est satisfaisante. La valeur de $t_{d(on)}$ est comprise entre 10 % de V_{GS} et 10 % de l'augmentation de I_D . La valeur de t_r est comprise entre 10 % et 90 % de l'augmentation de I_D . La valeur de t_f est obtenue en utilisant la partie linéaire du courant de descente uniquement pour couvrir la valeur (di/dt) de la décroissance de I_D (voir la CEI 60747-1).

5.3.16 Energie à l'état passant (par impulsion) (E_{on}), le cas échéant

Valeur maximale, dans des conditions spécifiées:

- tension drain-source avant l'état passant;
- courant de crête de drain après l'état passant;
- tension grille-source;
- résistance dans le circuit grille-source;
- température de boîtier ou température ambiante ou température virtuelle de jonction.

5.3.17 Energie à l'état bloqué (par impulsion) (E_{off}), le cas échéant

Valeur maximale, dans des conditions spécifiées:

- courant de crête de drain avant l'état bloqué;
- tension drain-source après l'état bloqué;
- tension grille-source;
- résistance dans le circuit grille-source;
- température de boîtier ou température ambiante ou température virtuelle de jonction.

5.3.12 Short-circuit output capacitance (C_{oss})

Maximum value, under specified drain-source voltage, at specified frequency and with gate source short-circuited to a.c.

5.3.13 Short-circuit reverse transfer capacitance (C_{rss})

Maximum value, under specified drain-source voltage, at specified frequency and with gate source short-circuited to a.c.

5.3.14 Internal gate resistance (r_g), where appropriate

Maximum and/or typical value, under the electrical conditions specified and at specified frequency

5.3.15 Switching times ($t_{d(on)}$, t_r , $t_{d(off)}$, and t_f)

Typical values under specified conditions:

- drain current;
- gate-source voltage for turn-on and off;
- load resistance;
- resistance in the gate-source circuit;
- case or ambient temperature or virtual junction temperature.

NOTE Where $t_{d(off)}$ is only a small fraction of the total turn-off time (t_{off}), a maximum value for t_{off} alone is adequate. The value of $t_{d(on)}$ is from 10 % of V_{GS} to 10 % of rising I_D . The value of t_r is from 10 % to 90 % of the rising I_D . The value of t_f is using the linear part of decline only to cover the (di/dt) of falling I_D (see IEC 60747-1).

5.3.16 Turn-on energy (per pulse) (E_{on}), where appropriate

Maximum value under specified conditions:

- drain-source voltage before turn-on;
- drain peak current after turn-on;
- gate-source voltage;
- resistance in the gate-source circuit;
- case or ambient temperature or virtual junction temperature.

5.3.17 Turn-off energy (per pulse) (E_{off}), where appropriate

Maximum value under specified conditions:

- drain peak current before turn-off;
- drain-source voltage after turn-off;
- gate-source voltage;
- resistance in the gate-source circuit;
- case or ambient temperature or virtual junction temperature.

5.3.18 Charges de grille (Q_G , Q_{GD} , $Q_{GD(th)}$, $Q_{GS(pl)}$)

Valeurs types à courant de drain spécifié (I_D), tension drain-source (V_{DS}) et courant de grille (I_{GG}) (voir la Figure 3).

5.3.19 Temps de recouvrement direct (t_{fr})

Valeur maximale, dans des conditions spécifiées.

5.3.20 Courant de crête de recouvrement direct (I_{FRM})

Valeur maximale, dans des conditions spécifiées.

6 Méthodes de mesure

6.1 Généralités

Les polarités des sources d'alimentation, indiquées dans les schémas des circuits de la présente norme, sont applicables aux dispositifs de type canal N. Cependant, les circuits peuvent être adaptés pour des dispositifs de type canal P en changeant les polarités des appareils de mesure et des sources d'alimentation.

Les précautions générales données à l'Article 2, Section un du Chapitre VII de la CEI 60747-1 s'appliquent. En outre, il convient de porter une attention toute particulière à l'utilisation de sources d'alimentation continues à faible ondulation et au découplage correct de toutes les tensions d'alimentation de polarisation, vis-à-vis de la fréquence de mesure. Pour les dispositifs quadripolaires, il convient de relier la quatrième borne comme cela est spécifié.

Lors de la manipulation de ces dispositifs, les précautions de manipulation données à l'Article 1, Chapitre IX, de la CEI 60747-1 doivent être observées. Il convient que l'ensemble du circuit dans les paragraphes suivants soit placé à l'intérieur d'un blindage électrostatique.

6.2 Vérification des valeurs limites

Tableau 2 – Caractéristiques définissant les défaillances et critères de défaillance

Caractéristiques définissant les défaillances	Critères de défaillance
I_{GSS}	$I_{GSS} > USL$
I_{DS*}	$I_{DS*} > USL$
$V_{GS(th)}$ (ou $V_{GS(off)}$)	$V_{GS(th)} > USL$ ou $V_{GS(th)} < LSL$
$r_{DS(on)}$	$r_{DS(on)} > USL$
USL: limite spécifiée supérieure LSL: limite spécifiée inférieure	

5.3.18 Gate charges (Q_G , Q_{GD} , $Q_{GD(th)}$, $Q_{GS(pl)}$)

Typical values at specified drain current (I_D), drain-source voltage (V_{DS}) and gate current (I_{GG}) (see Figure 3).

5.3.19 Forward recovery time (t_{fr})

Maximum value under specified conditions.

5.3.20 Peak forward recovery current (I_{FRM})

Maximum value under specified conditions.

6 Measuring methods**6.1 General**

The polarities of the power supplies, shown in the circuits in this standard, are applicable to N-channel type devices. However, the circuits can be adapted for P-channel type devices by changing the polarities of the meters and the power supplies.

The general precautions listed in Clause 2, Section One of Chapter VII of IEC 60747-1 apply. In addition, special care should be taken to use low-ripple d.c. supplies and to decouple adequately all bias supply voltages at the frequency of measurement. For four-terminal devices, the fourth terminal should be connected as specified.

When handling these devices, the handling precautions given in Clause 1, Chapter IX, of IEC 60747-1 shall be observed. The entire circuit in the following subclauses should be placed inside an electrostatic screen.

6.2 Verification of ratings (limiting values)**Table 2 – Failure defining characteristics and failure criteria**

Failure defining characteristics	Failure criteria
I_{GSS}	$I_{GSS} > USL$
I_{DS*}	$I_{DS*} > USL$
$V_{GS(th)}$ (or $V_{GS(off)}$)	$V_{GS(th)} > USL$ or $V_{GS(th)} < LSL$
$r_{DS(on)}$	$r_{DS(on)} > USL$
USL: upper specified limit	
LSL: lower specified limit	

6.2.1 Tensions et courants

6.2.1.1 Tension drain-source (en courant continu) (V_{DS^*})

NOTE * = O, R, S ou X

6.2.1.1.1 Objet

Vérifier la tension drain-source (en courant continu) V_{DS^*} , dans des conditions spécifiées.

6.2.1.1.2 Schéma de circuit




Figure 4 – Schéma de circuit pour la vérification de la tension drain-source

6.2.1.1.3 Description du circuit et exigences

V_{DD} et V_{GG} sont la tension d'alimentation continue. R_1 est une résistance de protection du circuit.

6.2.1.1.4 Procédure d'essai

La tension grille-source est réglée aux conditions spécifiées. V_{DD} est augmentée jusqu'à ce que la tension drain-source mesurée sur le voltmètre V_{DS} atteigne la tension drain-source spécifiée (courant continu) V_{DS^*} . Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT (dispositif en essai) sont normales par les critères du Tableau 2.

6.2.1.1.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Conditions de polarisation grille-source
- Tension drain-source: tension drain-source assignée.

6.2.1.2 Tension grille-source (courant continu) (V_{GS^*})

6.2.1.2.1 Objet

Vérifier la tension grille-source (courant continu) pour les deux polarités, dans des conditions spécifiées.

6.2.1 Voltages and currents

6.2.1.1 Drain-source voltage (d.c.) (V_{DS^*})

NOTE * = O, R, S or X

6.2.1.1.1 Purpose

To verify the drain-source voltage (d.c.) V_{DS^*} under specified conditions.

6.2.1.1.2 Circuit diagram




Figure 4 – Circuit diagram for testing of drain-source voltage

6.2.1.1.3 Circuit description and requirements

V_{DD} and V_{GG} are the d.c. voltage supply. R_1 is a circuit protection resistor.

6.2.1.1.4 Testing procedure

The gate-source is set to specified conditions. V_{DD} is increased until the drain-source voltage measured on voltmeter V_{DS} reaches the specified drain-source voltage (d.c.) V_{DS*} . After the above test, confirm the failure-defining characteristics of DUT being normal by the criteria of Table 2.

6.2.1.1.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Gate-source bias conditions
- Drain-source voltage: rated drain-source voltage.

6.2.1.2 Gate-source (d.c.) voltage (V_{GS^*})

6.2.1.2.1 Purpose

To verify the gate-source (d.c.) voltage for both polarities, under specified conditions.

6.2.1.2.2 Schéma de circuit




Figure 5 – Schéma de circuit pour la vérification de la tension grille-source

6.2.1.2.3 Description du circuit et exigences

V_{DD} , V_{GG1} et V_{GG2} sont la tension d'alimentation continue. V_{GSX} est appliquée uniquement pour une condition de grille polarisée en inverse de V_{GG2} .

6.2.1.2.4 Procédure d'essai

La tension drain-source est réglée aux conditions spécifiées. V_{GG} est augmentée jusqu'à ce que la tension grille-source mesurée sur le voltmètre V_{GS} atteigne la tension grille-source spécifiée V_{GS*} . Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT sont normales par les critères du Tableau 2.

6.2.1.2.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Conditions de polarisation drain-source
- Tension grille-source: tension grille-source assignée.

6.2.1.3 Tension grille-drain (courant continu) (V_{GD*}) (CEI 60747-8)

6.2.1.3.1 Objet

Vérifier la tension grille-drain (courant continu) pour les deux polarités, dans des conditions spécifiées.

6.2.1.2.2 Circuit diagram




Figure 5 – Circuit diagram for testing of gate-source voltage

6.2.1.2.3 Circuit description and requirements

V_{DD} , V_{GG1} and V_{GG2} are the d.c. voltage supply. V_{GSX} is applied only for gate reverse biased condition of V_{GG2} .

6.2.1.2.4 Testing procedure

Drain-source voltage is set to specified conditions. V_{GG} is increased until gate-source voltage measured on voltmeter V_{GS} reaches the specified gate-source voltage V_{GS*} . After the above test, confirm the failure-defining characteristics of DUT being normal by the criteria of Table 2.

6.2.1.2.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Drain-source bias conditions
- Gate-source voltage: rated gate-source voltage.

6.2.1.3 Gate-drain (d.c.) voltage (V_{GD*}) (IEC 60747-8)

6.2.1.3.1 Purpose

To verify the gate-drain (d.c.) voltage for both polarities, under specified conditions.

Vérifier le courant de drain maximal à l'état bloqué, dans des conditions spécifiées.

6.2.1.4.2 Schéma de circuit




Figure 7 – Schémas de circuit de mesure du courant de drain à l'état bloqué

6.2.1.4.3 Description du circuit et exigences

V_{DD} et V_{GG} sont la tension d'alimentation continue. R_1 est une résistance de protection.

6.2.1.4.4 Procédure de mesure

V_{DD} est augmentée jusqu'à ce que le courant de drain à l'état bloqué I_{DS} mesuré sur l'ampèremètre A atteigne la valeur maximale spécifiée. Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT sont normales par les critères du Tableau 2.

6.2.1.4.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Conditions de polarisation grille-source
- Tension grille-drain: tension grille-drain assignée.

6.2.1.5 Courant de drain (I_D) (CEI 60747-8)

6.2.1.5.1 Objet

Vérifier que les possibilités de courant de drain des MOSFET ne sont pas inférieures à la valeur maximale assignée I_D , dans des conditions spécifiées.

6.2.1.4.2 Circuit diagram




Figure 7 – Circuit diagrams for the measurement of drain off-state current

6.2.1.4.3 Circuit description and requirements

V_{DD} and V_{GG} are the d.c. voltage supply. R_1 is a protective resistor.

6.2.1.4.4 Measurement procedure

V_{DD} is increased until drain off-state current I_{DS} measured on the amperemeter A reaches the specified maximum value. After the above test, confirm the failure-defining characteristics of DUT being normal by the criteria of Table 2.

6.2.1.4.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Gate-source bias conditions
- Gate-drain voltage: rated gate-drain voltage.

6.2.1.5 Drain current (I_D) (IEC 60747-8)

6.2.1.5.1 Purpose

To verify that drain current capability of MOSFETs is not less than the maximum rated value I_D under specified conditions.

6.2.1.5.2 Schéma de circuit




Figure 8 – Circuit de base pour la vérification du courant de drain

6.2.1.5.3 Description du circuit et exigences

V_{DD} et V_{GG} sont la tension d'alimentation continue. R_1 est une résistance de protection.

6.2.1.5.4 Procédure d'essai

La tension spécifiée grille-source est appliquée à la grille. La température (T_a ou T_c ou T_{vj}) et la tension grille-source sont réglées et maintenues aux valeurs spécifiées. Le courant de drain est alimenté aux conditions spécifiées. Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT sont normales par les critères du Tableau 2.

6.2.1.5.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Tension grille-source V_{GS}
- Courant de drain I_D .

6.2.1.6 Courant de crête de drain (I_{DM})

6.2.1.6.1 Objet

Vérifier le courant de crête de drain, dans des conditions spécifiées.

6.2.1.5.2 Circuit diagram




Figure 8 – Basic circuit for the testing of drain current

6.2.1.5.3 Circuit description and requirements

V_{DD} and V_{GG} are the d.c. voltage supply. R_1 is a protective resistor.

6.2.1.5.4 Testing procedure

Specified gate-source voltage is applied to the gate. Temperature (T_a or T_c or T_{vj}) and gate-source voltage are set and kept to the specified value. Drain current is supplied at specified conditions. After the above test, confirm the failure-defining characteristics of DUT being normal by the criteria of Table 2.

6.2.1.5.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Gate-source voltage V_{GS}
- Drain current I_D .

6.2.1.6 Peak drain current (I_{DM})

6.2.1.6.1 Purpose

To verify the peak drain current under specified conditions.

6.2.1.6.2 Schéma de circuit




Figure 9 – Schéma de circuit pour la vérification du courant de crête de drain

6.2.1.6.3 Description du circuit et exigences

V_{DD} est la tension d'alimentation continue et V_{GG} est le générateur d'impulsions de grille. R_1 est une résistance de protection.

6.2.1.6.4 Procédure d'essai

La tension spécifiée grille-source est appliquée à la grille. La température (T_a ou T_c ou T_{vj}) et la tension grille-source sont réglées et maintenues aux valeurs spécifiées. Le courant de crête de drain résulte des conditions spécifiées. Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT sont normales par les critères du Tableau 2.

6.2.1.6.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Tension grille-source V_{GS}
- Largeur d'impulsion et cycle de fonctionnement
- Courant de crête de drain I_{DM} .

6.2.1.7 Courant de drain inverse (I_{DR})

6.2.1.7.1 Objet

Vérifier le courant de drain inverse, dans des conditions spécifiées.

6.2.1.6.2 Circuit diagram




Figure 9 – Circuit diagram for testing of peak drain current

6.2.1.6.3 Circuit description and requirements

V_{DD} is the d.c. voltage supply and V_{GS} is the gate pulse generator. R_1 is a protective resistor.

6.2.1.6.4 Testing procedure

Specified gate-source voltage is applied to the gate. Temperature (T_a or T_c or T_{vj}) and gate-source voltage are set and keep to the specified value. Peak drain current is conducted at the specified conditions. After the above test, confirm the failure-defining characteristics of DUT being normal by the criteria of Table 2.

6.2.1.6.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Gate-source voltage V_{GS}
- Pulse width and duty cycle
- Peak drain current I_{DM} .

6.2.1.7 Reverse drain current (I_{DR})

6.2.1.7.1 Purpose

To verify the reverse drain current under specified conditions.

6.2.1.7.2 Schéma de circuit




Figure 10 – Circuit de base pour la vérification du courant de drain inverse des MOSFET

6.2.1.7.3 Description du circuit et exigences

V_{DD} est la tension d'alimentation continue. R est une résistance de protection.

6.2.1.7.4 Procédure d'essai

Les bornes grille et source sont court-circuitées. La température (T_a ou T_c ou T_{vj}) est réglée et maintenue à la valeur spécifiée, dans les conditions spécifiées. Le courant de drain inverse est conduit au DUT, avec le MOSFET à l'état bloqué. Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT sont normales par les critères du Tableau 2.

6.2.1.7.5 Conditions spécifiées

- MOSFET à l'état bloqué: la condition de grille du type B est réglée pour être maintenue à l'état bloqué.
- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj}).
- Résistance de protection R.
- Courant de drain inverse I_{DR} .

6.2.1.8 Courant de crête de drain inverse (I_{DRM})

6.2.1.8.1 Objet

Vérifier le courant de crête de drain inverse, dans des conditions spécifiées.

6.2.1.7.2 Circuit diagram




Figure 10 – Basic circuit for the testing of reverse drain current of MOSFETs

6.2.1.7.3 Circuit description and requirements

V_{DD} is the d.c. voltage supply. R is a protective resistor.

6.2.1.7.4 Testing procedure

Gate-source terminal is shorted. Temperature (T_a or T_c or T_{vj}) is set and kept to the specified value under specified conditions. Reverse drain current is conducted to DUT with MOSFET in off-state. After the above test, confirm the failure-defining characteristics of DUT being normal by the criteria of Table 2.

6.2.1.7.5 Specified conditions

- MOSFET in off-state: the gate condition of B type is set to be kept in the off-state.
- Ambient or case or junction temperature (T_a or T_c or T_{vj}).
- Protective resistor R .
- Reverse drain current I_{DR} .

6.2.1.8 Peak reverse drain current (I_{DRM})

6.2.1.8.1 Purpose

To verify peak reverse drain current under specified conditions.

6.2.1.8.2 Schéma de circuit




Figure 11 – Circuit de base pour la vérification du courant de crête de drain inverse des MOSFET

6.2.1.8.3 Description du circuit et exigences

V_{DD} est une source de tension d'impulsion avec une largeur d'impulsion ajustable et un contrôle du cycle de fonctionnement. R est une résistance de protection.

6.2.1.8.4 Procédure d'essai

Les bornes grille et source sont connectées comme spécifié. La température (T_a ou T_c ou T_{vj}) est réglée et maintenue à la valeur spécifiée. Le courant de crête de drain inverse est conduit au DUT, en mettant à l'état passant la V_{DD} , avec le MOSFET à l'état bloqué. Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT sont normales par les critères du Tableau 2.

6.2.1.8.5 Conditions spécifiées

- MOSFET à l'état bloqué
- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Largeur d'impulsion et cycle de fonctionnement; réglage par l'unité de commutation d'impulsion
- Courant de crête de drain inverse I_{DRM} .

6.2.1.9 Taux d'augmentation de tension à l'état bloqué dv/dt

6.2.1.9.1 Objet

Vérifier le taux d'augmentation de la tension à l'état bloqué des MOSFET.

6.2.1.8.2 Circuit diagram




Figure 11 – Basic circuit for the testing of peak reverse drain current of MOSFETs

6.2.1.8.3 Circuit description and requirements

V_{DD} is a pulse voltage source with adjustable pulse width and duty cycle control. R is a protective resistor.

6.2.1.8.4 Testing procedure

Gate-source terminals are connected as specified. The temperature (T_a or T_c or T_{vj}) is set and kept to the specified value. Peak reverse drain current is conducted to DUT by turning on the V_{DD} with MOSFET in off-state. After the above test, confirm the failure-defining characteristics of DUT being normal by the criteria of Table 2.

6.2.1.8.5 Specified conditions

- MOSFET in off-state
- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Pulse width and duty cycle; setting up by the pulse switching unit
- Peak reverse drain current I_{DRM}

6.2.1.9 Rate of rise of off-state voltage dv/dt

6.2.1.9.1 Purpose

To verify the rate of rise of off-state voltage of MOSFETs.

6.2.1.9.2 Schéma de circuit et forme d'onde




Figure 12 – Schéma de circuit pour la vérification de dv/dt




Figure 13 – Exemple de représentation graphique
(forme d'onde de courant pendant le recouvrement direct du MOSFET)

6.2.1.9.2 Circuit diagram and waveform




Figure 12 – Circuit diagram for verifying dv/dt





Figure 13 – Example of graphical representation
(current waveform during MOSFET forward recovery)



IEC 1144/04

**Figure 14 – Exemple de représentation graphique
(forme d'onde de tension pendant le recouvrement direct du MOSFET)**

6.2.1.9.3 Description du circuit et exigences, et représentation graphique des formes d'ondes de courant et de tension au cours de l'essai

V_{DD} est la tension d'alimentation de drain. L est l'inductance pour maintenir le courant au cours de l'essai. T_2 est un MOSFET. Les conditions de commande de grille du transistor T_2 sont ajustées par le générateur d'impulsions de grille V_{GG} pour donner la valeur spécifiée de dv/dt . La Figure 13 présente un exemple de représentation graphique de la forme d'onde de courant pendant le recouvrement direct du MOSFET et la Figure 14 présente un exemple de représentation graphique de la forme d'onde de tension pendant le recouvrement direct du MOSFET.

6.2.1.9.4 Procédure d'essai

T_2 est mis à l'état passant jusqu'à ce que le courant mesuré au niveau de la sonde de courant I_D atteigne la valeur spécifiée de I_{DR} . T_2 est ensuite mis à l'état bloqué jusqu'à ce que le DUT devienne entièrement conducteur dans le sens inverse. T_2 est mis à l'état passant une deuxième fois et la forme d'onde de tension à travers le DUT est mesurée au niveau du point de sonde de tension V_R . Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT sont normales par les critères du Tableau 2.

6.2.1.9.5 Conditions spécifiées


- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Courant de drain inverse I_{DR}
- Tension de source V_{DD}
- Conditions de commande de grille du transistor T_2
- Spécifier les conditions de grille à l'état bloqué du DUT.

6.2.2 Zone de fonctionnement en sécurité

6.2.2.1 Zone de fonctionnement en sécurité en polarisation directe (FBSOA) (CEI 60747-8)

6.2.2.1.1 Objet

Vérifier la zone de fonctionnement en sécurité en polarisation directe, dans des conditions spécifiées, avec une charge non inductive.



**Figure 14 – Example of graphical representation
(voltage waveform during MOSFET forward recovery)**

6.2.1.9.3 Circuit description and requirements, and graphical representation of current and voltage waveforms during the test

V_{DD} is the drain supply voltage. L is the inductance to maintain the current during the test. T_2 is a MOSFET. The gate drive conditions of the transistor T_2 is adjusted by the gate pulse generator V_{GG} to give the specified value of dv/dt . Figure 13 shows an example of graphical representation of the current waveform during MOSFET forward recovery and Figure 14 shows an example of graphical representation of voltage waveform during MOSFET forward recovery.

6.2.1.9.4 Testing procedure

T_2 is turned on until the current measured at the current probe I_D reaches the specified value of I_{DR} . Then, T_2 is turned off until the DUT becomes fully conducting in reverse direction. T_2 is turned on a second time and the voltage waveform across the DUT is measured at the voltage probe point V_R . After the above test, confirm the failure-defining characteristics of DUT being normal by the criteria of Table 2.

6.2.1.9.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Reverse drain current I_{DR}
- Source voltage V_{DD}
- Gate drive conditions of the transistor T_2
- Specify gate turn-off conditions of the DUT.

6.2.2 Safe operating area

6.2.2.1 Forward-bias safe operating area (FBSOA) (IEC 60747-8)

6.2.2.1.1 Purpose

To verify forward-bias safe operating area under specified conditions with non-inductive load.

6.2.2.1.2 Schéma de circuit




Figure 15a – Circuit pour la vérification de la FBSOA




Figure 15b – Forme d'onde de la séquence d'impulsions pour la vérification de la FBSOA

Figure 15 – Circuit et séquence d'impulsions pour la vérification de la zone de fonctionnement en sécurité en polarisation directe (FBSOA)

6.2.2.1.3 Description du circuit et exigences

V_{DD} = sources de tension ajustables

S = commutateur électromécanique ou électronique pour obtenir la séquence spécifiée d'impulsion de courant

I_S = courant de source par le générateur de courant ajustable.

6.2.2.1.4 Procédure d'essai

Régler la température à une valeur spécifiée. Le commutateur fonctionnant avec une largeur d'impulsion et un cycle de fonctionnement spécifiés, V_{DD} et I_S sont ajustés jusqu'à atteindre les valeurs spécifiées d'impulsion V_{DS} et I_D . Dans ces conditions de fonctionnement, le DUT est mis en fonctionnement pour les conditions d'impulsions spécifiées, comme il convient. La vérification des valeurs limites de FBSOA est obtenue à partir des mesures après essais.

6.2.2.1.2 Circuit diagram




Figure 15a – Circuit for verifying FBSOA




Figure 15b – Pulse sequence waveform for verifying FBSOA

Figure 15 – Circuit and pulse sequence for verifying forward-bias safe operating area (FBSOA)

6.2.2.1.3 Circuit description and requirements

V_{DD} = adjustable voltage sources

S = electromechanical or electronic switch to obtain the specified sequence of current pulse

I_S = source current by the adjustable current generator.

6.2.2.1.4 Testing procedure

Set the temperature to a specified value. With the switch operating in a specified pulse width and duty cycle, V_{DD} and I_S are adjusted until reaching the specified pulse values of V_{DS} and I_D . Under these operating conditions, DUT is operated for the specified pulse conditions, as appropriate. Verification of the FBSOA rating is obtained from the post-test measurements.

After the above test, confirm the failure-defining characteristics of DUT being normal by the criteria of Table 2.

6.2.2.1.5 Specified conditions

- Ambient or case or virtual junction temperature (T_a or T_c or T_{vj})
- Drain-source voltage V_{DS}
- Drain current I_D
- Pulse width $t_{p(on)}$, duty cycles δ , number of pulses, as appropriate
- R_2 if other than 1,0 k Ω .

6.2.2.2 Reverse-bias safe operation area (RBSOA) (IEC 60747-8)

6.2.2.2.1 Purpose

To verify the reverse-bias safe operation area under specified conditions with inductive load.

6.2.2.2.2 Circuit diagram and test waveforms




Figure 16 – Circuit diagram for verifying RBSOA




Figure 17 – Formes d'ondes d'essai pour la vérification de la RBSOA

6.2.2.2.3 Description du circuit et exigences

D = diode d'écrêtage

L = charge inductive

V_{DD} = sources de tension ajustables

$V_{DS(clamp)}$ = source de tension ajustable pour la tension d'écrêtage

t_p = largeur d'impulsion de la tension grille-source

V_{GG} = générateur d'impulsions de grille

R_G = comme spécifié.

6.2.2.2.4 Procédure d'essai

Le DUT est mis à l'état bloqué à l' I_D spécifié.

V_{DS} et I_S (I_D) sont surveillés. Le DUT doit bloquer I_D et supporter $V_{DS} = V_{DS(clamp)}$.

NOTE Tension crête drain-source $V_{DSM} < V_{(BR)DS^*}$.

La température (T_a ou T_c ou T_{vj}) est réglée et maintenue à une valeur spécifiée.

Dans ces conditions de fonctionnement, le DUT est mis en fonctionnement pour la durée spécifiée de l'essai ou pour le nombre spécifié d'impulsions, comme il convient.

La vérification des valeurs limites de RBSOA est obtenue à partir des mesures après essais. Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT sont normales par les critères du Tableau 2.

Le dispositif est considéré comme étant défectueux si, à tout moment pendant l'essai, la tension drain-source s'effondre ou oscille pendant la descente des impulsions de courant.




Figure 17 – Test waveforms for verifying RBSOA

6.2.2.2.3 Circuit description and requirements

D = clamping diode

L = inductive load

V_{DD} = adjustable voltage sources

$V_{DS(clamp)}$ = adjustable voltage source for the clamping voltage

t_p = gate-source voltage pulse width

V_{GG} = gate pulse generator

R_G = as specified.

6.2.2.2.4 Test procedure

DUT is turned off at specified I_D .

V_{DS} and I_S (I_D) are monitored. The DUT has to turn off I_D and withstand $V_{DS} = V_{DS(clamp)}$.

NOTE Drain-source peak voltage $V_{DSM} < V_{(BR)DS^*}$.

The temperature (T_a or T_c or T_{vj}) is set and kept to a specified value.

Under these operating conditions, DUT is operated for the specified duration of the test, or for the specified number of pulses, as appropriate.

Verification of the RBSOA rating is obtained from the post-test measurements. After the above test, confirm the failure-defining characteristics of DUT being normal by the criteria of Table 2.

The device is considered defective if, at any instant during the test, the drain-source voltage collapses or oscillates during the fall of the current pulses.

6.2.2.2.5 Conditions spécifiées


- Courant de drain I_D
- Tension inverse de grille $-V_{GS}$ avant et après l'état bloqué
- Tension drain-source $V_{DS(\text{clamp})}$
- Nombre d'impulsions, si supérieur à un, et largeur d'impulsion et cycle de fonctionnement
- Inductance L
- Température ambiante, de boîtier ou de jonction virtuelle T_a ou T_c ou T_{vj}
- Résistance de grille R_G .

6.2.2.3 Zone de fonctionnement en sécurité en court-circuit (SCSOA)

6.2.2.3.1 Objet

Cet essai a pour objet de vérifier que le MOSFET fonctionne de manière fiable, sans défaillance, sous charge en conditions de court-circuit. Un court-circuit peut se produire, quand le MOSFET est déjà à l'état conducteur ou bien quand il est mis dans un état de court-circuit. Un essai pour le dernier cas est décrit dans la suite.

6.2.2.3.2 Schéma de circuit et formes d'ondes



IEC 1149/04

Figure 18 – Circuit pour l'essai de durée d'impulsion de fonctionnement en sécurité, en charge en court-circuit

6.2.2.2.5 Specified conditions

- Drain current I_D
- Gate reverse voltage $-V_{GS}$ before and after turn-off
- Drain-source voltage $V_{DS(\text{clamp})}$
- Number of pulses, if greater than one, and pulse width and duty cycle
- Inductance L
- Ambient or case or virtual junction temperature T_a or T_c or T_{vj}
- Gate resistor R_G .

6.2.2.3 Short-circuit safe operating area (SCSOA)

6.2.2.3.1 Purpose

This test is to verify that the MOSFET operates reliably without failure under load-short-circuited conditions. A short-circuit can occur when the MOSFET is already conducting, or the MOSFET is turned into a short-circuit condition. A test for the latter case is described in the following.

6.2.2.3.2 Circuit diagram and waveforms




Figure 18 – Circuit for testing safe operating pulse duration at load short circuit




Figure 19 – Formes d'ondes de la tension grille-source V_{GS} , du courant de drain I_D et de la tension V_{DS} pendant la condition de charge en court-circuit SCSOA

6.2.2.3.3 Descriptions du circuit et exigences

L_S représente l'inductance parasite maximale autorisée; il faut qu'elle soit suffisamment faible pour assurer que le courant de court-circuit maximal est atteint dans les premiers 25 % de la durée d'impulsion de grille t_{PSC} .

L_S = inductance parasite

V_{DD} = sources de tension ajustables

t_{PSC} = largeur d'impulsion de la tension grille-source

V_{GG} = générateur d'impulsions de grille

R_G = résistance de grille, comme spécifié.

6.2.2.3.4 Procédure d'essai

La température est réglée à la valeur spécifiée. La tension grille-source V_{GS} et la durée d'impulsion sont réglées aux valeurs spécifiées. La tension drain-source V_{DS} est réglée à une valeur spécifiée. Les courants de drain I_D et V_{DS} sont surveillés afin de voir si le MOSFET se met à l'état passant et à l'état bloqué correctement. Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT sont normales par les critères du Tableau 2.

6.2.2.3.5 Conditions spécifiées

- Tension drain-source $V_{DS} = V_{DD}$
- Tensions grille-source à l'état passant et bloqué
- Durée d'impulsion de grille t_{PSC}
- Résistance de grille R_G
- Valeur de l'inductance parasite L_S
- Température ambiante, de boîtier ou de jonction virtuelle (T_a ou T_c ou T_{vj}).




Figure 19 – Waveforms of gate-source voltage V_{GS} , drain current I_D and voltage V_{DS} during load short-circuit condition SCSOA

6.2.2.3.3 Circuit descriptions and requirements

L_S represents the maximum permitted stray inductance; it must be low enough to ensure that the maximum short-circuit current is reached within the first 25% of the gate pulse duration t_{PSC} .

L_S = stray inductance

V_{DD} = adjustable voltage sources

t_{PSC} = gate-source voltage pulse width

V_{GG} = gate pulse generator

R_G = gate resistor as specified.

6.2.2.3.4 Testing procedure

Temperature is set to the specified value. Gate-source voltage V_{GS} and pulse duration is set to specified values. Drain-source voltage V_{DS} is set to a specified value. The drain currents I_D and V_{DS} are monitored in order to see whether the MOSFET turns on and turns off correctly. After the above test, confirm the failure-defining characteristics of DUT being normal by the criteria of Table 2.

6.2.2.3.5 Specified conditions

- Drain-source voltage $V_{DS} = V_{DD}$
- On- and off-state gate source voltages
- Gate pulse duration t_{PSC}
- Gate resistor R_G
- Value of stray inductance L_S
- Ambient or case or virtual junction temperature (T_a or T_c or T_{vj}).

6.2.3 Energie d'avalanche

6.2.3.1 Energie d'avalanche répétitive (E_{AR})

6.2.3.1.1 Objet

Vérifier les possibilités d'énergie d'avalanche répétitive dans un circuit inductif de commutation non écrêté.

6.2.3.1.2 Schéma de circuit et formes d'ondes





Figure 20 – Circuit pour la commutation d'avalanche inductive



IEC 1152/04

Figure 21 – Formes d'ondes de i_D , V_{DS} et V_{GS} pendant la commutation inductive non écrêtée

6.2.3 Avalanche energy

6.2.3.1 Repetitive avalanche energy (E_{AR})

6.2.3.1.1 Purpose

To verify the repetitive avalanche energy capability in an unclamped inductive switching circuit.

6.2.3.1.2 Circuit diagram and waveforms




Figure 20 – Circuit for the inductive avalanche switching




Figure 21 – Waveforms of i_D , V_{DS} and V_{GS} during unclamped inductive switching

6.2.3.1.3 Descriptions du circuit et exigences

L = charge inductive

V_{DD} = sources de tension ajustables

R_G = résistance de grille, comme spécifié.

6.2.3.1.4 Procédure d'essai

La température est réglée à la valeur spécifiée. La tension d'alimentation (V_{DD}) est réglée à la valeur spécifiée. Le temps de mise à l'état passant du MOSFET est ajusté de telle sorte que le courant d'avalanche spécifié soit atteint. Dans ces conditions de fonctionnement, le DUT est mis en fonctionnement avec le nombre d'impulsions et le taux de répétition spécifiés. L'énergie fournie au DUT peut être calculée comme suit:

$$E_{AR} = \frac{1}{2} L I_{AR}^2 V_{DS^*} / (V_{DS^*} - V_{DD})$$

Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT sont normales par les critères du Tableau 2. Les paramètres du DUT doivent être dans toutes les limites spécifiées à la fin de l'essai. La valeur mesurée de V_{DS^*} doit être supérieure ou égale à la tension de claquage minimale $V_{(BR)DS^*}$ avec les courants d'avalanche autorisés I_{AR} .

NOTE Lorsque V_{DD} est réglée à une valeur suffisamment inférieure par rapport à V_{DS^*} , E_{AR} est calculée en utilisant l'équation approximative de $E_{AR} = \frac{1}{2} L I_{AR}^2$.

6.2.3.1.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Tension drain-source V_{DD}
- Tension grille-source V_{GS}
- Courant de drain I_D
- Inductance L
- Fréquence f .

6.2.3.2 Energie de commutation d'avalanche non répétitive (E_{AS})

6.2.3.2.1 Objet

Vérifier l'énergie de commutation d'avalanche non répétitive.

6.2.3.2.2 Schéma de circuit et formes d'ondes

Voir la Figure 20.

6.2.3.1.3 Circuit descriptions and requirements

L = inductive load

V_{DD} = adjustable voltage sources

R_G = gate resistor as specified.

6.2.3.1.4 Test procedure

Temperature is set to the specified value. The supply voltage (V_{DD}) is set to the specified value. The turn-on time of the MOSFET is adjusted in such a way that the specified avalanche current is reached. Under these operating conditions, the DUT is operated with the specified number of pulses and repetition rate. The energy delivered to the DUT can be calculated as follows:

$$E_{AR} = \frac{1}{2} L I_{AR}^2 V_{DS^*} / (V_{DS^*} - V_{DD})$$

After the above test, confirm the failure-defining characteristics of DUT are normal by the criteria of Table 2. DUT shall be within all specified parameter limits at the completion of the test. The measured value of V_{DS^*} shall be greater than or equal to the minimum breakdown voltage $V_{(BR)DS^*}$ with the permitted avalanche currents I_{AR} .

NOTE When V_{DD} is set to an sufficiently smaller value compared with V_{DS^*} , E_{AR} is calculated by using the approximate equation of $E_{AR} = \frac{1}{2} L I_{AR}^2$.

6.2.3.1.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Drain-source voltage V_{DD}
- Gate-source voltage V_{GS}
- Drain current I_D
- Inductance L
- Frequency f .

6.2.3.2 Non-repetitive avalanche switching energy (E_{AS})

6.2.3.2.1 Purpose

To verify the non-repetitive avalanche switching energy

6.2.3.2.2 Circuit diagram and waveforms

See Figure 20.




Figure 22 – Formes d'ondes de I_D , V_{DS} et V_{GS} pour la commutation d'avalanche non répétitive

6.2.3.2.3 Descriptions du circuit et exigences

L = charge inductive

V_{DD} = sources de tension ajustables

R_G = résistance de grille, comme spécifié.


6.2.3.2.4 Procédure d'essai

La température est réglée à la valeur spécifiée. La tension d'alimentation (V_{DD}) est réglée à la valeur spécifiée. Le temps de mise à l'état passant du MOSFET est ajusté de telle sorte que le courant d'avalanche spécifié soit atteint. Dans ces conditions de fonctionnement, le DUT est mis en fonctionnement avec une impulsion unique. L'énergie fournie au DUT peut être calculée comme suit:

$$E_{AR} = \frac{1}{2} L I_{AR}^2 V_{DS*} / (V_{DS*} - V_{DD})$$

Après l'essai ci-dessus, confirmer que les caractéristiques définissant les défaillances du DUT sont normales par les critères du Tableau 2. Les paramètres du DUT doivent être dans toutes les limites spécifiées à la fin de l'essai. La valeur mesurée de V_{DS*} doit être supérieure ou égale à la tension de claquage minimale $V_{(BR)DS*}$ avec les courants d'avalanche autorisés I_{AR} .

NOTE Lorsque V_{DD} est réglée à une valeur suffisamment inférieure par rapport à V_{DS*} , E_{AR} est calculée en utilisant l'équation approximative de $E_{AR} = \frac{1}{2} L I_{AR}^2$.



IEC 1153/04

Figure 22 – Waveforms of I_D , V_{DS} and V_{GS} for the non-repetitive avalanche switching

6.2.3.2.3 Circuit descriptions and requirements

L = inductive load

V_{DD} = adjustable voltage sources

R_G = gate resistor as specified.

6.2.3.2.4 Testing procedure

Temperature is set to the specified value. The supply voltage (V_{DD}) is set to the specified value. The turn-on time of the MOSFET is adjusted in such a way that the specified avalanche current is reached. Under these operating conditions, the DUT is operated with the single pulse. The energy delivered to the DUT can be calculated as follows:

$$E_{AR} = \frac{1}{2} L I_{AR}^2 V_{DS*} / (V_{DS*} - V_{DD})$$

After the above test, confirm the failure-defining characteristics of DUT are normal by the criteria of Table 2. DUT shall be within all specified parameter limits at the completion of the test. The measured value of V_{DS*} shall be greater than or equal to the minimum breakdown voltage $V_{(BR)DS*}$ with the permitted avalanche currents I_{AR} .

NOTE When V_{DD} is set to an sufficiently smaller value compared with V_{DS*} , E_{AR} is calculated by using the approximate equation of $E_{AR} = \frac{1}{2} L I_{AR}^2$.

6.2.3.2.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Tension drain-source V_{DD}
- Tension grille-source V_{GS}
- Courant de drain I_D
- Inductance L
- Impulsion unique.

6.3 Méthodes de mesure

6.3.1 Tension de claquage, drain-source ($V_{(BR)DS^*}$)

6.3.1.1 Objet

Mesurer la tension de claquage drain-source, dans des conditions spécifiées.

6.3.1.2 Schéma de circuit




Figure 23 – Schémas de circuit de mesure de la tension de claquage drain-source

6.3.1.3 Description du circuit et exigences

V_{DD} et V_{GG} sont la tension d'alimentation continue. R_1 est une résistance de protection du circuit.

6.3.1.4 Procédure de mesure

La tension grille-source est réglée aux conditions spécifiées. V_{DD} est augmentée jusqu'à ce que le courant de drain à l'état bloqué mesuré par l'ampèremètre A atteigne la valeur I_{DS} spécifiée. La tension de claquage est mesurée sur le voltmètre V_{DS} .

6.3.1.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Conditions de polarisation grille-source
- Courant de drain maximal à l'état bloqué $I_{DS^*, \max}$.

6.2.3.2.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Drain-source voltage V_{DD}
- Gate-source voltage V_{GS}
- Drain current I_D
- Inductance L
- Single pulse.

6.3 Methods of measurement

6.3.1 Breakdown voltage, drain to source ($V_{(BR)DS^*}$)

6.3.1.1 Purpose

To measure the drain to source breakdown voltage under specified conditions.

6.3.1.2 Circuit diagram




Figure 23 – Circuit diagrams for the measurement of the drain-source breakdown voltage

6.3.1.3 Circuit description and requirements

V_{DD} and V_{GG} are a d.c. voltage supply. R_1 is a circuit protection resistor.

6.3.1.4 Measurement procedure

The gate-source is set to specified conditions. V_{DD} is increased until the drain off-state current measured by ammeter A reaches the specified value I_{DS} . The breakdown voltage is measured on the voltmeter V_{DS} .

6.3.1.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Gate-source bias conditions
- Maximum drain off-state current $I_{DS^*, \max}$.

6.3.2 Tension grille-source à l'état bloqué ($V_{GS(off)}$) (type B), Tension de seuil grille-source ($V_{GS(th)}$) (type C)

6.3.2.1 Objet

Mesurer la tension grille-source à l'état bloqué, dans des conditions spécifiées.

6.3.2.2 Schéma de circuit




Figure 24 – Schéma de circuit pour la mesure de la tension grille-source à l'état bloqué et de la tension de seuil grille-source

6.3.2.3 Description du circuit et exigences

V_{DD} et V_{GG} sont la tension d'alimentation continue. R est une résistance de protection du circuit.

6.3.2.4 Procédure de mesure

La tension spécifiée drain-source est appliquée. La tension grille-source est ajustée à la valeur à laquelle le courant de drain est égal à la valeur spécifiée. La tension mesurée par V_{GS} est la tension grille-source à l'état bloqué (type B), respectivement la tension de seuil grille-source (type C).

6.3.2.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_j)
- Tension drain-source V_{DS}
- Courant de drain I_D .

6.3.2 Gate-source off-state voltage ($V_{GS(off)}$) (type B), Gate-source threshold voltage ($V_{GS(th)}$) (type C)

6.3.2.1 Purpose

To measure the gate-source off-state voltage, under specified conditions.

6.3.2.2 Circuit diagram




Figure 24 – Circuit diagram for measurement of gate-source off-state voltage and gate-source threshold voltage

6.3.2.3 Circuit description and requirements

V_{DD} and V_{GG} are the d.c. voltage supply. R is a circuit protection resistor.

6.3.2.4 Measurement procedure

The specified drain-source voltage is applied. The gate-source voltage is adjusted to the value at which the drain current equals the specified value. The voltage measured by V_{GS} is the gate-source off-state voltage (type B), respectively the gate-source threshold voltage (type C).

6.3.2.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_j)
- Drain-source voltage V_{DS}
- Drain current I_D .

6.3.3 Courant de fuite de drain (courant continu) (I_{DS*})

NOTE * = R, S ou X

6.3.3.1 Objet

Mesurer le courant de fuite de drain (ou à l'état bloqué) (courant continu) I_{DS*} , dans des conditions spécifiées.

6.3.3.2 Schéma de circuit




Figure 25 – Schéma de circuit pour la mesure du courant de fuite de drain (ou à l'état bloqué)

6.3.3.3 Description du circuit et exigences

V_{DS} et V_{GG} sont la tension d'alimentation continue. R_1 est une résistance de protection du circuit.

6.3.3.4 Procédure de mesure

La tension grille-source est réglée aux conditions de polarisation spécifiées. V_{DD} est augmentée jusqu'à ce que la tension drain-source mesurée par le voltmètre V_{DS} atteigne la valeur spécifiée. Le courant de fuite de drain (ou à l'état bloqué) I_D est mesuré sur l'ampère-mètre.

6.3.3.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj}).
- Conditions de polarisation grille-source:
 - S_X : la tension grille-source est appliquée;
 - S_R : la résistance est connectée entre grille et source (valeur R_2);
 - S_S : la tension grille-source est court-circuitée.
- Tension drain-source: la valeur n'est pas supérieure à la tension de claquage.

6.3.3 Drain leakage current (d.c.) (I_{DS^*})

NOTE * = R, S or X

6.3.3.1 Purpose

To measure the drain leakage (or off-state) current (d.c.) I_{DS^*} under specified conditions.

6.3.3.2 Circuit diagram




Figure 25 – Circuit diagram for drain leakage (or off-state) current measurement

6.3.3.3 Circuit description and requirements

V_{DS} and V_{GG} are the d.c. voltage supply. R_1 is a circuit protection resistor.

6.3.3.4 Measurement procedure

The gate-source is set to the specified bias conditions. V_{DD} is increased until the drain-source voltage measured by voltmeter V_{DS} reaches the specified value. The drain leakage (or off-state) current I_D is measured on the ammeter.

6.3.3.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj}).
- Gate-source bias conditions:
 - S_X : gate-source voltage is applied;
 - S_R : the resistance is connected between gate and source (R_2 value);
 - S_S : gate-source is shorted.
- Drain-source voltage: the value is not greater than the breakdown voltage.

6.3.4 Courant de fuite de grille (I_{GS^*})

6.3.4.1 Objet

Mesurer le courant de fuite de grille, dans des conditions spécifiées.

6.3.4.2 Schéma de circuit




Figure 26 – Schéma de circuit pour la mesure du courant de fuite de grille

6.3.4.3 Description du circuit et exigences

Il convient que l'ensemble du circuit soit placé à l'intérieur d'un blindage électrostatique.

6.3.4.4 Procédure d'essai

Régler la tension drain-source aux conditions de polarisation spécifiées. Augmenter V_{GG} jusqu'à ce que la tension grille-source mesurée sur le voltmètre V_{GS} atteigne la tension grille-source V_{GS^*} spécifiée. Le courant de fuite de grille est mesuré sur l'ampèremètre A.

6.3.4.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj}).
- Conditions de polarisation drain-source; voir 6.3.3. La condition "A" n'est appliquée que pour la tension V_{GG2} polarisée en inverse.
- Tension grille-source.

6.3.4 Gate leakage current (I_{GS^*})

6.3.4.1 Purpose

To measure the gate leakage current under specified conditions.

6.3.4.2 Circuit diagram




Figure 26 – Circuit diagram for measuring of gate leakage current

6.3.4.3 Circuit description and requirements

The entire circuit should be placed inside an electrostatic screen.

6.3.4.4 Testing procedure

Set the drain-source to the specified bias conditions. Increase V_{GG} until gate-source voltage measured on voltmeter V_{GS} reaches the specified gate-source voltage V_{GS^*} . The gate leakage current is measured on ammeter A.

6.3.4.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj}).
- Drain-source bias conditions; see 6.3.3. Condition “A” is applied just for reverse biased V_{GG2} .
- Gate-source voltage.

6.3.5 Résistance drain-source (statique) à l'état passant ($r_{DS(on)}$) ou tension drain-source à l'état passant ($V_{DS(on)}$)

6.3.5.1 Objet

Mesurer la résistance drain-source à l'état passant ou la tension drain-source à l'état passant, dans des conditions de dissipation négligeable spécifiées.

6.3.5.2 Schéma de circuit




Figure 27 – Circuit de base de mesure pour la résistance à l'état passant

6.3.5.3 Description du circuit et exigences

V_{GG} est un générateur d'impulsions de grille. V_{DD} est une source de tension variable pour alimenter le courant drain-source. R_1 est une résistance de protection.

6.3.5.4 Procédure de mesure




Figure 28 – Résistance à l'état passant

6.3.5 (Static) drain-source on-state resistance ($r_{DS(on)}$) or drain-source on-state voltage ($V_{DS(on)}$)

6.3.5.1 Purpose

To measure drain-source on-state resistance or drain-source on-state voltage under specified negligible dissipation conditions.

6.3.5.2 Circuit diagram




Figure 27 – Basic circuit of measurement for on-state resistance

6.3.5.3 Circuit description and requirements

V_{GG} is a gate pulse generator. V_{DD} is a variable voltage source to supply the drain-source current. R_1 is a protective resistor.

6.3.5.4 Measurement procedure




Figure 28 – On-state resistance

Insérer le dispositif dans le support de mesure et ajuster la température à la valeur spécifiée. Régler V_{GS} à la valeur spécifiée. Appliquer une impulsion de courant de drain I_D dans la plage de la partie linéaire de la courbe de courant – tension de drain à l'état passant (voir la Figure 28). Mesurer les valeurs de I_{D1} et $V_{DS(on)}$. Calculer $r_{DS(on)}$ à partir de la formule

$$r_{DS(on)} = V_{DS(on)} / I_{D1}$$

6.3.5.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Tension drain-source ou courant de drain
- Tension grille-source.

6.3.6 Tension de crête drain-source, état passant ($V_{DSM(on)}$)

6.3.6.1 Objet

Mesurer la tension de crête drain-source à l'état passant, dans des conditions spécifiées.

6.3.6.2 Schéma de circuit

Voir la Figure 27.

6.3.6.3 Description du circuit et exigences

V_{GG} est un générateur d'impulsions de grille. V_{DD} est une source de tension variable pour alimenter le courant drain-source. R_1 est une résistance de protection.

6.3.6.4 Procédure d'essai

Insérer le dispositif dans le support de mesure et ajuster la température à la valeur spécifiée. Appliquer l'impulsion de tension grille-source spécifiée à la grille. Ajuster la tension V_{DD} pour alimenter la valeur crête spécifiée du courant de drain. Mesurer la tension crête à l'état passant au niveau du point de contrôle de V_{DS} par une sonde de tension.

6.3.6.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Tension grille-source V_{GS}
- Durée, cycle de fonctionnement
- Courant de crête de drain I_{DM} .

6.3.7 Temps de commutation ($t_{d(on)}$, t_r , $t_{d(off)}$, et t_f)

6.3.7.1 Objet

Mesurer le temps de commutation à l'état passant et bloqué, dans des conditions spécifiées.

6.3.7.2 Généralités

Dans le montage pratique, il convient de minimiser l'inductance parasite. Sauf indication contraire, la configuration en source commune est utilisée.

Insert the device into the measurement socket and adjust the temperature to the specified value. Set the V_{GS} to the specified value. Apply a drain current I_D pulse in the range of the linear part of the on-state drain current – voltage curve (see Figure 28). Measure the values of I_{D1} and $V_{DS(on)}$. Calculate $r_{DS(on)}$ from the formula

$$r_{DS(on)} = V_{DS(on)} / I_{D1}$$

6.3.5.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Drain-source voltage or drain current
- Gate-source voltage.

6.3.6 Peak drain-source on-state voltage ($V_{DSM(on)}$)

6.3.6.1 Purpose

To measure the peak drain-source on-state voltage under specified conditions.

6.3.6.2 Circuit diagram

See Figure 27.

6.3.6.3 Circuit description and requirements

V_{GG} is a gate pulse generator. V_{DD} is a variable voltage source to supply the drain-source current. R_1 is a protective resistor.

6.3.6.4 Testing procedure

Insert the device into the measurement socket and adjust the temperature to the specified value. Apply the specified gate-source voltage pulse to the gate. Adjust the voltage V_{DD} to supply the specified peak value of drain current. Measure the peak on-state voltage at the monitor point of V_{DS} by a voltage probe.

6.3.6.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Gate-source voltage V_{GS}
- Duration time, duty cycle
- Peak drain current I_{DM} .

6.3.7 Switching times ($t_{d(on)}$, t_r , $t_{d(off)}$, and t_f)

6.3.7.1 Purpose

To measure the switching time during turn-on and turn-off under specified conditions.

6.3.7.2 General

In the practical layout, parasitic stray inductance should be minimized. Unless otherwise specified, the common-source configuration is used.

6.3.7.3 Schéma de circuit et formes d'ondes




Figure 29 – Schéma de circuit pour le temps de commutation




Figure 30 – Formes schématiques des ondes et temps de commutation

6.3.7.4 Description du circuit et exigences

V_{GG} est un générateur d'impulsions rectangulaires ayant une résistance interne qui est petite comparée à la résistance de grille R_2 . Il convient que le temps de montée des impulsions à la sortie du générateur soit inférieur à $0,1 \times R_2 \times C_{iss}$, où C_{iss} est la capacité d'entrée du MOSFET en essai. R_1 est une résistance de charge.

6.3.7.5 Procédure de mesure

L'amplitude de l'impulsion de tension de grille V_{GG} et la tension d'alimentation drain-source V_{DD} sont réglées aux valeurs spécifiées. Les formes d'ondes de la tension drain-source V_{DS} et de la tension grille-source V_{GS} sont contrôlées et les temps de mise à l'état passant et à l'état bloqué sont mesurés conformément à la Figure 30 en se basant sur les définitions de la CEI 60747-1.

6.3.7.3 Circuit diagram and waveforms




Figure 29 – Circuit diagram for switching time




Figure 30 – Schematic switching waveforms and times

6.3.7.4 Circuit description and requirements

V_{GG} is a generator for rectangular pulses having an internal resistance that is small compared to the gate resistance R_2 . The rise time of the pulses at the generator output should be smaller than $0,1 \times R_2 \times C_{iss}$ where C_{iss} is the input capacitance of the MOSFET under test. R_1 is a load resistor.

6.3.7.5 Measurement procedure

The gate voltage pulse amplitude V_{GG} and the drain-source supply voltage V_{DD} are set to the specified values. The waveforms of the drain-source voltage V_{DS} and the gate-source voltage V_{GS} are monitored and the turn-on and the turn-off times are measured in accordance with Figure 30 based on the definitions of IEC 60747-1.

6.3.7.6 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction virtuelle (T_a ou T_c ou T_{vj})
- Tension drain-source V_{DS}
- Forme d'impulsion de la tension grille-source V_{GS} après l'état passant et l'état bloqué
- Largeur d'impulsion de grille, temps de montée et de descente d'impulsion, durée
- Résistance R_1 , R_2 .

6.3.8 Dissipation de puissance à l'état passant (P_{on}), énergie à l'état passant (par impulsion) (E_{on})

6.3.8.1 Objet

Mesurer la dissipation de puissance et/ou l'énergie par impulsion, à l'état passant du DUT, dans des conditions spécifiées, sur charge inductive.

6.3.8.2 Généralités

Dans le montage pratique, il convient de minimiser l'inductance parasite.

6.3.8.3 Schéma de circuit




Figure 31 – Circuit pour la détermination de la dissipation de puissance et/ou de l'énergie à l'état passant et à l'état bloqué

6.3.8.4 Description du circuit et exigences

V_{GG} est un générateur d'impulsions rectangulaires ayant une résistance interne qui est petite comparée à la résistance de grille R_G . Il convient que le temps de montée des impulsions à la sortie du générateur soit inférieur à $0,1 \times R_G \times C_{iss}$, où C_{iss} est la capacité d'entrée du MOSFET en essai. D_1 est une diode de roue libre spécifiée et L est une inductance de charge.

6.3.7.6 Specified conditions

- Ambient or case or virtual junction temperature (T_a or T_c or T_{vj})
- Drain-source voltage V_{DS}
- Pulse shape of gate-source voltage V_{GS} after turn-on and turn-off
- Gate pulse width, pulse rise and pulse fall times, duration
- Resistor R_1 , R_2 .

6.3.8 Turn-on power dissipation (P_{on}), turn-on energy (per pulse) (E_{on})

6.3.8.1 Purpose

To measure the turn-on power dissipation and/or the turn-on energy per pulse of the DUT under specified conditions at inductive load.

6.3.8.2 General

In the practical layout, parasitic stray inductance should be minimized.

6.3.8.3 Circuit diagram




Figure 31 – Circuit for determining the turn-on and turn-off power dissipation and/or energy

6.3.8.4 Circuit description and requirements

V_{GG} is a generator for rectangular pulses having an internal resistance that is small compared to the gate resistance R_G . The rise time of the pulses at the generator output should be smaller than $0,1 \times R_G \times C_{iss}$ where C_{iss} is the input capacitance of the MOSFET under test. D_1 is a specified free-wheeling diode and L is a load inductance.

6.3.8.5 Procédure de mesure

L'amplitude de l'impulsion de tension de grille V_{GG} et la tension d'alimentation drain-source V_{DD} sont réglées aux valeurs spécifiées. Les formes d'ondes du courant de drain I_D et de la tension drain-source V_{DS} sont contrôlées. L'énergie à l'état passant par impulsion est alors l'intégrale temporelle du produit des deux grandeurs. La dissipation de puissance à l'état passant à n'importe quelle fréquence de répétition est le produit de cette fréquence et de l'énergie à l'état passant par impulsion, comme elle a été déterminée par l'intégration (voir 3.3.14).

6.3.8.6 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction virtuelle (T_a ou T_c ou T_{vj})
- Tension drain-source avant l'état passant V_{DS}
- Courant de drain I_D après l'état passant
- Résistance R_G
- Forme d'impulsion de tension grille-source: amplitude, temps de montée, durée
- Caractéristiques de la diode de roue libre D_1 (numéro de type de la diode de roue libre).

6.3.9 Dissipation de puissance à l'état bloqué (P_{off}), énergie à l'état bloqué (par impulsion) (E_{off})

6.3.9.1 Objet

Mesurer la dissipation de puissance et/ou l'énergie par impulsion, à l'état bloqué du DUT, dans des conditions spécifiées, sur charge inductive.

6.3.9.2 Généralités

Dans le montage pratique, il convient de minimiser les inductances parasites.

6.3.9.3 Schéma de circuit

Voir la Figure 31.

6.3.9.4 Description du circuit et exigences

V_{GG} est un générateur d'impulsions rectangulaires ayant une résistance interne qui est petite comparée à la résistance de grille R_G . Il convient que le temps de montée des impulsions à la sortie du générateur soit inférieur à $0,1 R_G \times C_{iss}$, où C_{iss} est la capacité d'entrée du MOSFET en essai. D_1 est une diode de roue libre spécifiée et L est une inductance de charge.

6.3.9.5 Procédure de mesure

L'amplitude de tension de grille V_{GG} et la tension d'alimentation drain-source V_{DD} sont réglées aux valeurs spécifiées. Les formes d'ondes du courant de drain I_D et de la tension drain-source V_{DS} sont contrôlées, comme représenté à la Figure 2. L'énergie à l'état bloqué par impulsion est alors l'intégrale temporelle du produit des deux grandeurs. La dissipation de puissance à l'état bloqué à n'importe quelle fréquence de répétition est le produit de cette fréquence et de l'énergie à l'état bloqué par impulsion, comme elle a été déterminée par l'intégration (voir 3.3.15).

6.3.9.6 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction virtuelle (T_a ou T_c ou T_{vj})
- Courant de crête de drain I_D avant l'état bloqué

6.3.8.5 Measurement procedure

The gate voltage pulse amplitude V_{GG} and the drain-source supply voltage V_{DD} are set to the specified values. The waveforms of the drain current I_D and the drain-source voltage V_{DS} are monitored. The turn-on energy per pulse is then the integral of the product of the two magnitudes over the time. The turn-on power dissipation at any repetition frequency is the product of this frequency and the turn-on energy per pulse as determined by the integration (see 3.3.14).

6.3.8.6 Specified conditions

- Ambient or case or virtual junction temperature (T_a or T_c or T_{vj})
- Drain-source voltage before turn-on V_{DS}
- Drain current I_D after turn-on
- Resistance R_G
- Gate-source voltage pulse shape: amplitude, rise time, duration
- Characteristics of free wheeling diode D_1 (type number of free-wheeling diode) .

6.3.9 Turn-off power dissipation (P_{off}), turn-off energy (per pulse) (E_{off})

6.3.9.1 Purpose

To measure the turn-off power dissipation and/or the turn-off energy per pulse of the DUT under specified conditions at inductive load.

6.3.9.2 General

In the practical layout, parasitic inductance should be minimized.

6.3.9.3 Circuit diagram

See Figure 31.

6.3.9.4 Circuit description and requirements

V_{GG} is a generator for rectangular pulses having an internal resistance that is small compared to the gate resistance R_G . The rise time of the pulses at the generator output should be smaller than $0,1 R_G \times C_{iss}$ where C_{iss} is the input capacitance of the MOSFET under test. D_1 is a specified free-wheeling diode and L is a load inductance.

6.3.9.5 Measurement procedure

The gate voltage amplitude V_{GG} and the drain-source supply voltage V_{DD} are set to the specified values. The waveforms of drain current I_D and drain-source voltage V_{DS} are monitored as shown in Figure 2. The turn-off energy per pulse is then the integral of the product of the two magnitudes over the time. The turn-off power dissipation at any repetition frequency is the product of this frequency and the turn-off energy per pulse as determined by the integration (see 3.3.15).

6.3.9.6 Specified conditions

- Ambient or case or virtual junction temperature (T_a or T_c or T_{vj})
- Drain peak current I_D before turn-off

- Tension drain-source V_{DS} après l'état bloqué
- Inductance de charge L
- Résistance R_G dans le circuit grille-source
- Impulsion de tension de grille: amplitude, temps de montée, durée.

6.3.10 Charges de grille (Q_G , Q_{GD} , $G_{GS(th)}$, $Q_{GS(pl)}$)

6.3.10.1 Objet

Mesurer les charges de grille du DUT, dans des conditions spécifiées.

6.3.10.2 Schéma de circuit




Figure 32 – Schéma de circuit de mesure des charges de grille

6.3.10.3 Description du circuit et exigences

I_{GG} est une source de courant constant. S_1 est un commutateur pour contrôler la durée de la largeur d'impulsion du courant de grille (voir la Figure 3).

6.3.10.4 Procédure d'essai

Le commutateur S_1 est ouvert à t_0 et la grille est alimentée par un courant constant jusqu'à ce qu'une tension grille-source spécifiée atteigne une valeur finale constante, lorsque le commutateur S_1 est fermé. La charge de grille totale, la charge grille-source et la charge grille-drain peuvent ensuite être calculées en utilisant les expressions définies dans les Paragraphes 3.3.16.1 à 3.3.16.4.

6.3.10.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction virtuelle (T_a ou T_c ou T_{vj})
- Courant de drain I_D
- Tension drain-source V_{DS}
- Courant de grille I_{GG} .

- Drain-source voltage V_{DS} after turn-off
- Load inductance L
- Resistor R_G in the gate-source circuit
- Gate voltage pulse: amplitude, rise time, duration.

6.3.10 Gate charges (Q_G , Q_{GD} , $G_{GS(th)}$, $Q_{GS(pl)}$)

6.3.10.1 Purpose

To measure gate charges of the DUT under specified conditions.

6.3.10.2 Circuit diagram




Figure 32 – Circuit diagram for the measurement gate charges

6.3.10.3 Circuit description and requirements

I_{GG} is a constant current source. S_1 is a switch to control the time of gate current pulse width (see Figure 3).

6.3.10.4 Test procedure

Switch S_1 is opened at t_0 and the gate is fed with a constant current until a specified gate-source voltage reaches a constant final value, when switch S_1 is closed. Then, the total gate charge, gate-source charge and gate-drain charge can be calculated by using the expressions defined in Subclause 3.3.16.1 to 3.3.16.4.

6.3.10.5 Specified conditions

- Ambient or case or virtual junction temperature (T_a or T_c or T_{vj})
- Drain current I_D
- Drain-source voltage V_{DS}
- Gate current I_{GG} .

6.3.11 Capacité d'entrée, en court-circuit, source commune (C_{iss}) (CEI 60747-8)

6.3.11.1 Objet

Mesurer la capacité d'entrée du MOSFET, dans des conditions spécifiées.

6.3.11.2 Schéma de circuit




Figure 33 – Circuit de base de mesure de la capacité d'entrée en court-circuit

Il convient que les capacités C_1 et C_2 présentent des courts-circuits à la fréquence de mesure, en satisfaisant aux conditions suivantes. L'impédance de L_1 et R_G doit être suffisamment grande à la fréquence de mesure afin de ne pas affecter la valeur de mesure:

$$1/\omega L_1 \ll |y_{is}| \text{ et } \omega C_1 \ll |y_{is}|$$

$$1/\omega L_2 \ll |y_{os}| \text{ et } \omega C_2 \ll |y_{os}|.$$

6.3.11.3 Procédure de mesure

Les réglages du zéro du pont de capacités sont faits sans dispositif dans le support de mesure. Le DUT est ensuite inséré dans le support de mesure, V_{DS} et V_{GS} sont ajustées aux valeurs spécifiées. Le pont est rééquilibré; la différence des lectures de capacité entre ce réglage et celui sans dispositif dans le support de mesure représente la valeur de C_{iss} .

6.3.11.4 Conditions spécifiées

- Tension drain-source V_{DS}
- Tension grille-source V_{GS}
- Fréquence de mesure f
- Température ambiante ou de boîtier (T_a ou T_c).

6.3.11 Common source short-circuit input capacitance (C_{iss}) (IEC 60747-8)

6.3.11.1 Purpose

To measure the input capacitance of MOSFET, under specified conditions.

6.3.11.2 Circuit diagram




Figure 33 – Basic circuit for the measurement of short-circuit input capacitance

Capacitances C_1 and C_2 should present short circuits at the measurement frequency, satisfying the following conditions. The impedance of L_1 and R_G shall be sufficiently large at the measurement frequency to not affect the measurement value:

$$1/\omega L_1 \ll |y_{is}| \text{ and } \omega C_1 \ll |y_{is}|$$

$$1/\omega L_2 \ll |y_{os}| \text{ and } \omega C_2 \ll |y_{os}|$$

6.3.11.3 Measurement procedure

With no device in the measurement socket, zero adjustments of the capacitance bridge are made. DUT is then inserted into the measurement socket, V_{DS} and V_{GS} are adjusted to the specified values. The bridge is re-balanced; the difference of the capacitance readings of this adjustment and that with no device in the measurement socket yields the value of C_{iss} .

6.3.11.4 Specified conditions

- Drain-source voltage V_{DS}
- Gate-source voltage V_{GS}
- Frequency of measurement f
- Ambient or case temperature (T_a or T_c).

6.3.12 Capacité de sortie, en court-circuit, source commune (C_{oss}) (CEI 60747-8)

6.3.12.1 Objet

Mesurer la capacité de sortie en court-circuit, dans des conditions spécifiées.

6.3.12.2 Schéma de circuit




Figure 34 – Circuit de base de mesure de la capacité de sortie en court-circuit (C_{oss})

6.3.12.3 Description du circuit et exigences

Un pont de capacités est utilisé, permettant de ce fait d'appliquer une méthode annulation. Il convient que C_2 soit beaucoup plus grande que C_{oss} et que ωC_1 soit beaucoup plus grande que $|y_{is}|$. Il convient que les impédances de L_1 , L_2 soient suffisamment élevées, de sorte qu'il soit possible de les compenser par les réglages du pont.

$$1/\omega L_1 \ll |y_{is}| \text{ et } \omega C_1 \ll |y_{is}|$$

$$1/\omega L_2 \ll |y_{os}| \text{ et } \omega C_2 \ll |y_{os}|.$$

6.3.12.4 Procédure de mesure

Les réglages du zéro du pont de capacités sont faits sans dispositif dans le support de mesure. Le dispositif à mesurer est alors inséré dans le support de mesure; V_{DS} et V_{GS} (ou I_D) sont ajustés aux valeurs spécifiées. Le pont est rééquilibré; la différence des lectures de capacité entre ce réglage et celui sans dispositif dans le support de mesure représente la valeur de C_{oss} .

6.3.12.5 Conditions spécifiées

- Tension drain-source V_{DS}
- Tension grille-source V_{GS}
- Fréquence de mesure f
- Température ambiante ou de boîtier (T_a ou T_c).

6.3.12 Common source short-circuit output capacitance (C_{oss}) (IEC 60747-8)

6.3.12.1 Purpose

To measure the short-circuit output capacitance, under specified conditions.

6.3.12.2 Circuit diagram




Figure 34 – Basic circuit for the measurement of short-circuit output capacitance (C_{oss})

6.3.12.3 Circuit description and requirements

A capacitance bridge is used, thus making it possible to apply a null method. C_2 should be much larger than C_{oss} , and ωC_1 much larger than $|y_{is}|$. The impedance of L_1 , L_2 should be sufficiently high, so that it is possible to compensate it by the bridge adjustments.

$$1/\omega L_1 \ll |y_{is}| \text{ and } \omega C_1 \ll |y_{is}|$$

$$1/\omega L_2 \ll |y_{os}| \text{ and } \omega C_2 \ll |y_{os}|$$

6.3.12.4 Measurement procedure

With no device in the measurement socket, zero adjustments of the capacitance bridge are made. The device to be measured is then inserted into the measurement socket; V_{DS} and V_{GS} (or I_D) is adjusted to the specified values. The bridge is re-balanced; the difference of the capacitance readings of this adjustment and that with no device in the measurement socket yields the value of C_{oss} .

6.3.12.5 Specified conditions

- Drain-source voltage V_{DS}
- Gate-source voltage V_{GS}
- Frequency of measurement f
- Ambient or case temperature (T_a or T_c).

6.3.13 Capacité de transfert inverse, en court-circuit, source commune (C_{rss}) (CEI 60747-8)

6.3.13.1 Objet

Mesurer la capacité de transfert inverse, dans des conditions spécifiées.

6.3.13.2 Schéma de circuit




Figure 35 – Circuit de mesure de la capacité de transfert inverse C_{rss}

6.3.13.3 Description du circuit et exigences

Il convient que la capacité ωC_1 soit beaucoup plus grande que $|y_{is}|$ et que ωC_2 soit beaucoup plus grande que $|y_{os}|$. Résistance R_1 : il convient que la valeur de cette résistance ne soit pas trop élevée. Il peut être préférable de la shunter par une inductance appropriée L_1, L_2 . L'impédance de L_1 et R_G doit être suffisamment grande à la fréquence de mesure afin de ne pas affecter la valeur de mesure.

6.3.13.4 Procédure de mesure

Les réglages du zéro du pont de capacités sont faits sans dispositif dans le support de mesure. Le dispositif à mesurer est alors inséré dans le support de mesure; V_{DS} et V_{GS} (ou I_D) sont ajustés aux valeurs spécifiées. Le pont est rééquilibré; la différence des lectures de capacité entre ce réglage et celui sans dispositif dans le support de mesure représente la valeur de C_{rss} .

6.3.13.5 Conditions spécifiées

- Tension drain-source V_{DS}
- Tension grille-source V_{GS}
- Fréquence de mesure f
- Température ambiante ou de boîtier (T_a ou T_c).

6.3.13 Common source short-circuit reverse transfer capacitance (C_{rss}) (IEC 60747-8)

6.3.13.1 Purpose

To measure reverse transfer capacitance, under specified conditions.

6.3.13.2 Circuit diagram




Figure 35 – Circuit for the measurement of reverse transfer capacitance C_{rss}

6.3.13.3 Circuit description and requirements

Capacitance ωC_1 should be much larger than $|y_{is}|$ and ωC_2 much larger than $|y_{os}|$. Resistor R_1 : the value of this resistor should not be too high. It may be preferable to shunt it by an adequate inductance L_1 , L_2 . The impedance of L_1 and R_G shall be sufficiently large at the measurement frequency to not affect the measurement value.

6.3.13.4 Measurement procedure

With no device in the measurement socket, zero adjustments of the capacitance bridge are made. The device to be measured is then inserted into the measurement socket; V_{DS} and V_{GS} (or I_D) is adjusted to the specified values. The bridge is re-balanced; the difference of the capacitance readings of this adjustment and that with no device in the measurement socket yields the value of C_{rss} .

6.3.13.5 Specified conditions

- Drain-source voltage V_{DS}
- Gate-source voltage V_{GS}
- Frequency of measurement f
- Ambient or case temperature (T_a or T_c).

6.3.14 Résistance de grille interne (r_g)

6.3.14.1 Objet

Mesurer la résistance de grille interne du DUT, dans des conditions spécifiées.

6.3.14.2 Schéma de circuit




Figure 36 – Circuit de mesure de la résistance de grille interne, en court-circuit

6.3.14.3 Description du circuit et exigences

Un appareil de mesure LCR est utilisé, permettant de ce fait d'appliquer une méthode d'annulation. Il convient que C_2 soit beaucoup plus grande que C_{oss} et que ωC_1 soit beaucoup plus grande que $|y_{is}|$. Il convient que les impédances de L_1 , L_2 soient suffisamment élevées, de sorte qu'il soit possible de les compenser par les réglages du pont.

$$1/\omega L_1 \ll |y_{is}| \text{ et } \omega C_1 \ll |y_{is}|$$

$$1/\omega L_2 \ll |y_{os}| \text{ et } \omega C_2 \ll |y_{os}|.$$

6.3.14.4 Procédure de mesure

La tension drain-source (V_{DS}) et la tension grille-source (V_{GS}) du DUT sont réglées aux valeurs spécifiées et ensuite la résistance de grille interne r_g est mesurée par l'appareil de mesure LCR, réglé en mode de connexion série, avec la capacité (C) et la résistance (R_1).

6.3.14.5 Conditions spécifiées

- Tension drain-source V_{DS}
- Tension grille-source V_{GS}
- Fréquence de mesure f
- Température ambiante ou de boîtier (T_a ou T_c).

6.3.14 Internal gate resistance (r_g)

6.3.14.1 Purpose

To measure the internal gate resistance of the DUT, under specified conditions.

6.3.14.2 Circuit diagram




Figure 36 – Circuit for the measurement of short-circuit internal gate resistance

6.3.14.3 Circuit description and requirements

An LCR meter is used, thus making it possible to apply a null method. C_2 should be much larger than C_{OSS} , and ωC_1 much larger than $|y_{is}|$. The impedance of L_1 , L_2 should be sufficiently high so that it is possible to compensate it by the bridge adjustments.

$$1/\omega L_1 \ll |y_{is}| \text{ and } \omega C_1 \ll |y_{is}|$$

$$1/\omega L_2 \ll |y_{os}| \text{ and } \omega C_2 \ll |y_{os}|.$$

6.3.14.4 Measuring procedure

Drain-source voltage (V_{DS}) and gate-source voltage (V_{GS}) of DUT are set to specified values and then internal gate resistance r_g is measured by the LCR meter adjusted to a series mode connection of capacitance (C) and resistance (R_1).

6.3.14.5 Specified conditions

- Drain-source voltage V_{DS}
- Gate-source voltage V_{GS}
- Frequency of measurement f
- Ambient or case temperature (T_a or T_c).

6.3.15 Temps de recouvrement direct du MOSFET (t_{fr}) et charge de recouvrement direct du MOSFET (Q_f)

6.3.15.1 Objet

Mesurer le temps de recouvrement direct du MOSFET (t_{fr}) et la charge de recouvrement direct du MOSFET (Q_f), dans des conditions spécifiées.

6.3.15.2 Schéma de circuit et forme d'onde




Figure 37 – Schéma de circuit pour le temps de recouvrement direct et la charge de recouvrement direct du MOSFET (Méthode 1)

6.3.15 MOSFET forward recovery time (t_{fr}) and MOSFET forward recovered charge (Q_f)

6.3.15.1 Purpose

To measure the MOSFET forward recovery time (t_{fr}) and MOSFET forward recovered charge (Q_f) under specified conditions.

6.3.15.2 Circuit diagram and waveform




Figure 37 – Circuit diagram for MOSFET forward recovery time and recovered charge (Method 1)




Figure 38 – Forme d'onde de courant à travers le MOSFET

6.3.15.3 Description du circuit et exigences

V_{DD} est la tension d'alimentation continue et V_{GG} est le générateur d'impulsions de grille pour mettre à l'état passant et à l'état bloqué le MOSFET T_2 . L est une inductance de charge. La diode inverse est intégrée dans le MOSFET T_1 (DUT). Le taux de variation du courant de drain inverse di_{DR}/dt du MOSFET T_1 peut être contrôlé par les valeurs de la tension de grille V_{GG} et/ou R_G .

6.3.15.4 Procédure de mesure

Le MOSFET T_2 est mis à l'état passant et à l'état bloqué deux fois et la deuxième mise à l'état passant est alors observée. Les formes d'ondes du courant I_D et de la tension V_{DR} de T_2 sont contrôlées. La charge de recouvrement est mesurée comme étant

$$Q_f = \int_{t_0}^{t_0+t_i} i_D \cdot dt$$

où

t_0 est l'instant où le courant passe par zéro;

t_i est le temps d'intégration;

Le temps final t_1 est le moment où le courant de drain direct atteint $2 \times I_{DSS}$, de préférence égal à la valeur maximale spécifiée de t_{fr} ;

Δt peut être ajusté par les conditions de commande du MOSFET T_2 , telles que V_G et/ou R_G .




Figure 38 – Current waveform through MOSFET

6.3.15.3 Circuit description and requirements

V_{DD} is the d.c. voltage supply and V_{GG} is the gate pulse generator to turn-on and turn-off the MOSFET T_2 . L is a load inductance. Inverse diode is integrated in MOSFET T_1 (DUT). The rate of change of reverse drain current di_{DR}/dt of MOSFET T_1 can be controlled by the values of the gate voltage V_{GG} and/or R_G .

6.3.15.4 Measuring procedure

MOSFET T_2 is turned on and turned off twice, and then the second turn-on is observed. Waveforms of the current I_D and voltage V_{DR} of T_2 are monitored. The recovered charge is measured as

$$Q_f = \int_{t_0}^{t_0+t_i} I_D \cdot dt$$

where

t_0 is the instant when the current passes through zero;

t_i is the integration time;

Integral end time t_1 is the time when forward drain current reaches $2 \times I_{DSS}$, preferably equal to the specified maximum value of t_{fr} ;

Δt can be adjusted by MOSFET T_2 driving conditions, such as V_G and/or R_G .

Le temps de recouvrement direct t_{fr} est mesuré comme l'intervalle entre l'instant de t_0 où le courant de drain passe par zéro et l'instant où, pour les valeurs décroissantes de I_D , une droite passant par les points $0,9 I_{DM}$ et $0,25 I_{DM}$ coupe l'axe de courant zéro.

6.3.15.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj}).
- Courant de drain inverse I_{DR} .
- Taux de variation du courant de drain (di_{DR}/dt).
- Temps d'intégration t_i (pour la mesure de la charge de recouvrement).
- Le MOSFET T_1 doit être à l'état bloqué par la tension grille-source court-circuitée ou polarisée en inverse.

6.3.15.6 Méthode 2 - Schéma de circuit et forme d'onde




Figure 39 – Schéma de circuit pour le temps de recouvrement direct et la charge de recouvrement direct du MOSFET (Méthode 2)

The forward recovery time t_{fr} is measured as the interval between the time of t_0 when the drain current passes through zero and time when, for decreasing values of I_D , a line through the points for $0,9 I_{DM}$ and $0,25 I_{DM}$ crosses the zero current axis.

6.3.15.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj}).
- Reverse drain current I_{DR} .
- Rate of change of drain current (di_{DR}/dt).
- Integration time t_i (for the recovered charge measurement).
- MOSFET T_1 shall be off-state by gate-source shorted or reverse biased.

6.3.15.6 Method 2 - Circuit diagram and waveform





Figure 39 – Circuit diagram for MOSFET forward recovery time and recovered charge (Method 2)



IEC 1171/04

Figure 40 – Current waveform through MOSFET

6.3.15.7 Circuit description and requirements

G	Voltage generator to charge C_1
R_1	Resistor to prevent generator G from damping of the resonant circuit
C_1 and L_1	Resonant circuit supplying the reverse and forward currents
Approximately $t_p = \pi\sqrt{L_1 C_1}$ and $V_1 = I_{DRM}\sqrt{L_1/C_1}$ provided that $\sqrt{L_1/C_1} \gg 2(r_{ds(on)} + R_3)$	
S_1	Switch (e.g. MOSFET with inverse (antiparallel) diode)
C_2 and R_2	Circuit to limit the applied forward off-state drain voltage (alternatively the DUT may be switched on as the forward voltage rises towards the break-over voltage)
R_3	Current sensing resistor
M	Measuring instrument (e.g. oscilloscope)
V_G	Gate off-state voltage for type B devices.

6.3.15.8 Measurement procedure

The DUT gate is biased to the off-state. With S_1 open, generator G charges capacitor C_1 to the voltage required to produce the specified peak reverse drain current I_{DRM} through the DUT. Switch S_1 is closed and the resonant circuit $L_1 C_1$ discharges through the DUT. The pulse duration (t_p) and the rate of change of reverse drain current di_{DR}/dt shall be in accordance with the specified conditions.

The forward recovery time t_{fr} is measured as the interval between the time when the drain current passes through zero and the time when, for decreasing values of I_D , a line through the points for $0.9 I_{DM}$ and $0.25 I_{DM}$ crosses the zero current axis.

La charge de recouvrement direct est mesurée comme étant $Q_f = \int_{t_0}^{t_0+t_i} i_D \cdot dt$

où

t_0 est l'instant où le courant passe par zéro;

t_i est le temps d'intégration.

Le temps final t_1 est le moment où le courant de drain direct atteint $2 \times I_{DSS}$.

6.3.15.9 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Courant de crête de drain inverse (I_{FRM})
- Taux de variation du courant de drain (di_{DR}/dt)
- Temps d'intégration (t_i) (pour la mesure de la charge de recouvrement).

NOTE Le taux de variation du courant de drain est mesuré au passage du courant par zéro, par exemple pendant le temps Δt entre les valeurs des courants $I_{DR} = -I_{DM}$ et $I_{DR} = 0,5 I_{DM}$.

6.3.16 Tension inverse drain-source (V_{DSR})

6.3.16.1 Objet

Mesurer la tension inverse drain-source (V_{DSR}), dans des conditions spécifiées.

6.3.16.2 Schéma de circuit




Figure 41 – Schéma de circuit de mesure de la tension inverse drain-source

6.3.16.3 Description du circuit et exigences

V_{DD} est une tension d'alimentation faible.

R est une résistance de limitation de courant.

6.3.16.4 Procédure de mesure

Les bornes grille et source sont connectées comme spécifié. Ajuster la tension V_{DD} pour alimenter la valeur spécifiée du courant de drain inverse. Mesurer la tension inverse drain-source sur le voltmètre V.

The forward recovered charge is measured as: $Q_f = \int_{t_0}^{t_0+t_i} i_D \cdot dt$

where

t_0 is the instant when the current passes through zero;

t_i is the integration time.

Integral end time t_i is the time when forward drain current reaches $2 \times I_{DSS}$.

6.3.15.9 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Peak drain reverse current (I_{FRM})
- Rate of change of drain current (di_{DR}/dt)
- Integration time (t_i) (for the recovered charge measurement).

NOTE The rate of change of drain current is measured at zero crossing current, for example over time Δt , between current values of $I_{DR} = -I_{DM}$ and $I_{DR} = 0,5 I_{DM}$.

6.3.16 Drain-source reverse voltage (V_{DSR})

6.3.16.1 Purpose

To measure the drain-source reverse voltage (V_{DSR}) under specified conditions.

6.3.16.2 Circuit diagram




Figure 41 – Circuit diagram for the measurement of drain-source reverse voltage

6.3.16.3 Circuit description and requirements

V_{DD} is a low-voltage supply.

R is a current limiting resistor.

6.3.16.4 Measurement procedure

Gate-source terminals are connected as specified. Adjust the voltage V_{DD} to supply the specified value of reverse drain current. Measure the drain-source reverse voltage on voltmeter V .

6.3.16.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Courant de drain inverse (I_{DR}).

6.3.17 Tension crête inverse drain-source répétitive (V_{DSRM})

6.3.17.1 Objet

Mesurer la tension crête inverse drain-source répétitive, dans des conditions spécifiées.

6.3.17.2 Schéma de circuit




Figure 42 – Schéma de circuit de mesure de la tension crête inverse drain-source répétitive

6.3.17.3 Description du circuit et exigences

V_{DD} est un générateur de courant pour alimenter le courant de crête drain-source avec une largeur d'impulsion ajustable et un contrôle du cycle de fonctionnement. R est une résistance de protection.

6.3.17.4 Procédure d'essai

Les bornes grille et source sont connectées comme spécifié. Ajuster le générateur de courant pour alimenter la valeur spécifiée du courant de crête de drain inverse avec la largeur d'impulsion et le cycle de fonctionnement à la valeur spécifiée, mesurée par la sonde de courant I_D . Mesurer la tension drain-source à V_{DS} .

6.3.17.5 Conditions spécifiées

- Température ambiante, de boîtier ou de jonction (T_a ou T_c ou T_{vj})
- Courant de crête de drain inverse répétitif (I_{DRM})
- Largeur d'impulsion du courant, cycle de fonctionnement.

6.3.16.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Reverse drain current (I_{DR}).

6.3.17 Repetitive peak drain-source reverse voltage (V_{DSRM})

6.3.17.1 Purpose

To measure the repetitive peak drain-source reverse voltage under specified conditions.

6.3.17.2 Circuit diagram




Figure 42 – Circuit diagram for the measurement of repetitive peak drain-source reverse voltage

6.3.17.3 Circuit description and requirements

V_{DD} is a current generator to supply the peak drain-source current with adjustable pulse width and duty cycle control. R is a protective resistor.

6.3.17.4 Testing procedure

Gate-source terminals are connected as specified. Adjust the current generator to supply the specified value of peak reverse drain current with the pulse width and duty cycle to the specified value, as measured by the current probe I_D . Measure the drain-source voltage at V_{DS} .

6.3.17.5 Specified conditions

- Ambient or case or junction temperature (T_a or T_c or T_{vj})
- Repetitive peak reverse drain current (I_{DRM})
- Current pulse width, duty cycle.

7 Réception et fiabilité

(révisé à partir de l'Article 7 de la CEI 60747-8)

7.1 Essais d'endurance et de fiabilité, et méthodes d'essai

Les essais du présent article peuvent être utilisés s'il y a lieu pour accroître, mais non pour remplacer, un contrôle de processus de fabrication adéquat, et sont destructifs.

7.1.1 Exigences générales

L'Article 2, Section Trois, Chapitre VIII de la CEI 60747-1, qui a le même titre, s'applique.

7.1.2 Caractéristiques définissant les défaillances et critères de défaillance pour les essais d'endurance et de fiabilité

Les caractéristiques définissant les défaillances, leurs critères de défaillance et les conditions de mesures sont donnés au Tableau 3.

NOTE Les caractéristiques sont mesurées dans l'ordre dans lequel elles sont données dans ce tableau, parce que les modifications des caractéristiques provoquées par certains mécanismes de défaillance peuvent être masquées complètement ou partiellement par l'influence d'autres mesures.

Tableau 3 – Caractéristiques définissant les défaillances pour les essais d'endurance et de fiabilité

Caractéristiques définissant les défaillances	Critères de défaillance	Conditions de mesures
I_{DSS} ou I_{DSX}	$>2 \times USL$	V_{DS} spécifiée et conditions de grille
I_{GSS}	$>2 \times USL$	V_{GS} spécifiée et conditions de grille
$V_{GS(off)}$ ou $V_{GS(th)}$	$<0,8 \times LSL$ $>1,2 \times USL$	V_{DS} et I_D spécifiés
$R_{DS(on)}$	$>1,0 \times USL$	V_{GS} et I_D spécifiés
$R_{th(j-c)}$	$>1,0 \times USL$	Spécifié en 6.18 de la CEI 60747-8
USL: limite supérieure de la spécification LSL: limite inférieure de la spécification		

7.1.3 Procédure en cas d'erreur d'essai

Les résultats des essais réalisés en utilisant un équipement d'essai imprécis ou défectueux ne doivent pas être inclus dans le cadre de l'évaluation du dispositif.

7.1.4 Essais d'endurance et de fiabilité, et méthodes d'essai

7.1.4.1 Blocage à haute température (HTRB)

a) Conditions de fonctionnement

Tension: de préférence 80 % de V_{DSSmax} ou V_{DSXmax} .

Température: de préférence température maximale de jonction, T_j max. ou $T_c = T_{stg}$ max. – 5 °C comme spécifié.

b) Circuits d'essai

R est la résistance de limitation de courant à la Figure 43.

7 Acceptance and reliability

(revised from Clause 7 of IEC 60747-8)

7.1 Endurance and reliability tests, and test methods

The tests in this clause may be used where appropriate to augment, but not to replace adequate manufacturing process control and are destructive.

7.1.1 General requirements

Clause 2, Chapter VIII Section three, of IEC 60747-1, which has the same title, applies.

7.1.2 Failure-defining characteristics and failure criteria for endurance and reliability tests

Failure-defining characteristics, their failure criteria and measurement conditions are listed in Table 3.

NOTE Characteristics are measured in the sequence in which they are listed in this table, because the change of characteristics caused by some failure mechanisms may be wholly or partially masked by the influence of other measurements.

Table 3 – Failure-defining characteristics for endurance and reliability tests

Failure-defining characteristics	Failure criteria	Measurement conditions
I_{DSS} or I_{DSX}	$>2 \times USL$	Specified V_{DS} and gate conditions
I_{GSS}	$>2 \times USL$	Specified V_{GS} and gate conditions
$V_{GS(off)}$ or $V_{GS(th)}$	$<0,8 \times LSL$ $>1,2 \times USL$	Specified V_{DS} and I_D
$R_{DS(on)}$	$>1,0 \times USL$	Specified V_{GS} and I_D
$R_{th(j-c)}$	$>1,0 \times USL$	Specified in 6.18 of IEC 60747-8
USL: upper specification limit LSL: lower specification limit		

7.1.3 Procedure in case of a testing error

The results of tests carried out using inaccurate or faulty test equipment shall not be included for the purpose of device assessment.

7.1.4 Endurance and reliability tests, and the test methods

7.1.4.1 High-temperature blocking (HTRB)

a) Operating conditions

Voltage: preferably 80 % of V_{DSSmax} or V_{DSXmax} .

Temperature: preferably maximum junction temperature, T_j max. or $T_c = T_{stg}$ max. – 5 °C as specified.

b) Test circuits

R is the current limiting resistor in Figure 43.




Figure 43 – Circuit pour le blocage à haute température

7.1.4.2 Polarisation de grille à haute température (HTGB)

a) Conditions de fonctionnement

Tension: de préférence 100 % de $V_{GSS, \max}$

Température: de préférence $T_j \max$ ou $T_c = T_{stg} \max - 5^\circ \text{C}$.

b) Circuits d'essai




Figure 44 – Circuit pour polarisation de grille à haute température

7.1.4.3 Durée de vie en fonctionnement intermittent (cycles en charge)

a) Conditions de fonctionnement

- Courant: valeur spécifiée
- Augmentation de température: ΔT_{vj} comme spécifié
- La tension de grille V_{GS} est spécifiée, généralement 10V/0V
- Température de boîtier
 - Méthode 1: $T_c = \text{constante}$
 - Méthode 2: $T_c = \text{variable avec } T_{vj}$




Figure 43 – Circuit for high-temperature blocking

7.1.4.2 High-temperature gate bias (HTGB)

a) Operating conditions

Voltage: preferably 100 % of $V_{GSS, \max}$

Temperature: preferably $T_j \max$ or $T_c = T_{stg} \max - 5^\circ \text{C}$.

b) Test circuits




Figure 44 – Circuit for high-temperature gate bias

7.1.4.3 Intermittent operating life (load cycles)

a) Operating conditions

- Current: specified value
- Temperature rise: ΔT_{vj} as specified
- Gate voltage V_{GS} is specified, typically 10V/0V
- Case temperature
 - Method 1: $T_c = \text{constant}$
 - Method 2: $T_c = \text{variable with } T_{vj}$

- Temps de mise à l'état passant t_p et temps de mise à l'état bloqué ($t_c - t_p$) comme spécifiés.

NOTE La contrainte mécanique appliquée au DUT, suivant la Méthode 1, est focalisée sur les "bondings" des fils des zones sources des pastilles des dispositifs à puissance isolée (type module). La contrainte mécanique appliquée au DUT, suivant la Méthode 2, est focalisée principalement sur la zone de soudure des matériaux ou sur la zone de contact en pression des pastilles des dispositifs.

b) Circuits d'essai




Figure 45 – Circuit pour la durée de vie en fonctionnement intermittent




Figure 46 – Nombre de cycles attendus en fonction de l'augmentation de température ΔT_{vj}

7.2 Essais de type et essais individuels de série

7.2.1 Essais de type

Les essais de type sont effectués sur de nouveaux produits sur une base d'échantillons, afin de déterminer les caractéristiques électriques et thermiques (valeurs limites) et les caractéristiques à donner dans la fiche technique et d'établir les limites des essais pour de futurs essais individuels de série. Certains ou tous les essais de type peuvent être répétés de temps en temps sur des échantillons tirés de la production ou des livraisons en cours, afin de confirmer que la qualité du produit répond continuellement aux exigences spécifiées. Les essais de type minima à effectuer sur les MOSFET sont donnés au Tableau 4. Certains essais de type sont destructifs.

- On-time t_p and off-time ($t_c - t_p$) as specified.

NOTE Mechanical stress applied to the DUT by using Method 1 concentrates at the wire bonded source portions of dies of the isolated power (module type) devices. Mechanical stress applied to the DUT using Method 2 concentrates mainly at the soldering material portion or the pressure contact portion of dies in the devices.

b) Test circuits




Figure 45 – Circuit for intermittent operating life




Figure 46 – Expected numbers of cycles versus temperature rise ΔT_{vj}

7.2 Type tests and routine tests

7.2.1 Type test

Type tests are carried out on new products on a sample basis, in order to confirm the electrical and thermal ratings (limiting values) and characteristics to be given in the data sheet, and to be referenced to the test limits for future routine tests. Some or all of the type tests may be repeated from time to time on samples drawn from current production or deliveries, so as to confirm that the quality of the product continuously meets the specified requirements. The minimum type tests to be carried out on MOSFETs are listed in Table 4. Some of the type tests are destructive.

7.2.2 Essais individuels de série

Les essais individuels de série sont effectués sur la production ou les livraisons en cours, normalement sur une base de 100 %, afin de vérifier que les valeurs limites et les caractéristiques spécifiées dans les fiches techniques sont satisfaites pour chaque exemplaire. Les essais individuels de série peuvent être effectués sur une sélection de dispositifs divisés en groupes.

Les essais individuels de série minima à effectuer sur les MOSFET sont donnés au Tableau 4, sauf s'il existe un autre accord entre le fournisseur et l'acheteur.

7.2.3 Méthodes de mesure et d'essai

Tableau 4 – Essais de type et essais individuels de série minima pour les MOSFET, s'ils sont applicables

Articles		Essais de type	Essais individuels de série
Vérification des valeurs limites			
6.2.1.1	Tension drain-source V_{DS^+}	X	X
6.2.1.2	Tension grille-source $\pm V_{GS^+}$	X	X
6.2.1.4	Courant de drain maximal à l'état bloqué (I_{DS}) ^d	X	
6.2.1.5	Courant de drain (I_D)	X	X
6.2.1.6	Courant de drain en impulsion I_{DM}	X	X
6.2.1.7	Courant de drain inverse (I_{DR})	X	X
6.2.1.8	Courant de crête de drain inverse (I_{DRM})	X	X
6.2.1.9	Taux d'augmentation de tension à l'état bloqué dv/dt	X	
6.2.2.1	Zone de fonctionnement en sécurité en polarisation directe (FBSOA)	X	X
6.2.2.2	Zone de fonctionnement en sécurité en polarisation inverse (RBSOA) ^a	X	
6.2.2.3	Zone de fonctionnement en sécurité en court-circuit (SCSOA)	X	
6.2.3.1	Energie d'avalanche répétitive (E_{AR}) ^b	X	X
6.2.3.2	Energie d'avalanche non répétitive (E_{AS}) ^b	X	
Caractéristiques électriques			
6.3.1	Tension de claquage, drain-source ($V_{(BR)DS^+}$)	X	X
6.3.3	Courant de fuite de drain (courant continu) (I_{DSS} , I_{DSR} , I_{DSX})	X	X
6.3.4	Courant de fuite de grille (I_{GSS})	X	X
6.3.2	Tension grille-source à l'état bloqué $V_{GS(off)}$ (pour type B)	X	X
6.3.2	Tension de seuil grille-source $V_{GS(th)}$ (pour type C)	X	X
6.3.5	Résistance drain-source, état passant ($r_{DS(on)}$)	X	X
6.3.16	Tension inverse drain-source (V_{DSR})	X	
6.3.7	Temps de commutation ($t_{d(on)}$, t_r , $t_{d(off)}$ et t_f)	X	
6.3.11	Capacité d'entrée, en court-circuit, source commune C_{iss}	X	
6.3.14	Résistance de grille interne r_g	X	
6.3.12	Capacité de sortie, en court-circuit, source commune C_{oss}	X	
6.3.13	Capacité de transfert inverse, en court-circuit, source commune C_{rss}	X	
6.10 ^a	Transconductance directe g_{fs}	X	

7.2.2 Routine tests

Routine tests are carried out on current productions or deliveries normally on a 100 % basis, in order to verify that ratings (limiting values) and characteristics, specified in the data sheet, are met by each specimen. Routine tests may comprise distribution of the devices into groups.

The minimum items of routine tests to be carried out on MOSFETs are listed in Table 4, unless otherwise agreed between supplier and purchaser.

7.2.3 Measuring and test methods

Table 4 – Minimum items of type and routine tests for MOSFETs when applicable

Clause		Type test	Routine test
Verification of ratings			
6.2.1.1	Drain-source voltage V_{DS^+}	X	X
6.2.1.2	Gate-source voltage $\pm V_{GS^+}$	X	X
6.2.1.4	Maximum off-state drain current (I_{DS}) ^d	X	
6.2.1.5	Drain current (I_D)	X	X
6.2.1.6	Pulse drain current I_{DM}	X	X
6.2.1.7	Reverse drain current (I_{DR})	X	X
6.2.1.8	Peak reverse drain current (I_{DRM})	X	X
6.2.1.9	Rate of rise of off-state voltage dv/dt	X	
6.2.2.1	Forward-bias safe operating area (FBSOA)	X	X
6.2.2.2	Reverse-bias safe operating area (RBSOA) ^a	X	
6.2.2.3	Short circuit safe operating area (SCSOA)	X	
6.2.3.1	Repetitive avalanche energy (E_{AR}) ^b	X	X
6.2.3.2	Non-repetitive avalanche energy (E_{AS}) ^b	X	
Electrical characteristics			
6.3.1	Breakdown voltage, drain to source ($V_{(BR)DS^+}$)	X	X
6.3.3	Drain leakage current (d.c.) (I_{DSS} , I_{DSR} , I_{DSX})	X	X
6.3.4	Gate leakage current (I_{GSS})	X	X
6.3.2	Gate-source off-state voltage $V_{GS(off)}$ (for type B)	X	X
6.3.2	Gate-source threshold voltage $V_{GS(th)}$ (for type C)	X	X
6.3.5	Drain-source on-state resistance ($r_{DS(on)}$)	X	X
6.3.16	Drain-source reverse voltage (V_{DSR})	X	
6.3.7	Switching times ($t_{d(on)}$, t_r , $t_{d(off)}$, and t_f)	X	
6.3.11	Common source short-circuit input capacitance C_{iss}	X	
6.3.14	Internal gate resistance r_g	X	
6.3.12	Common source short-circuit output capacitance C_{oss}	X	
6.3.13	Common source short-circuit reverse transfer capacitance C_{rss}	X	
6.10 ^a	Forward transconductance g_{fs}	X	

Articles		Essais de type	Essais individuels de série
6.3.10	Charge de grille totale Q_G	X	
	Charge de grille de seuil $Q_{GS(th)}^d$	X	
	Charge de grille de plateau $Q_{GS(pl)}^d$	X	
	Charge grille-drain Q_{GD}^d	X	
6.3.15	Temps de recouvrement direct du MOSFET (t_{fr}) et charge de recouvrement direct du MOSFET (Q_f)	X	X
6.18 ^a	Résistance thermique jonction – boîtier ($R_{th(j-c)}$)	X	
6.18 ^a	Impédance thermique transitoire jonction – boîtier ($Z_{th(j-c)}$)	X	X
Essais d'endurance et de fiabilité			
7.1.4.1	Blocage à haute température (HTRB)	X	
7.1.4.2	Polarisation de grille à haute température (HTGB)	X	
7.1.4.3	Durée de vie en fonctionnement intermittent	X	
^a Numéro d'article dans la CEI 60747-8. ^b Points à appliquer seulement aux MOSFET de type avalanche. ^c Points à appliquer seulement aux MOSFET de type non-avalanche. ^d Points à appliquer s'il y a lieu.			

Clause		Type test	Routine test
6.3.10	Total gate charge Q_G	X	
	Threshold gate charge $Q_{GS(th)}$ ^d	X	
	Plateau gate charge $Q_{GS(pl)}$ ^d	X	
	Gate drain charge Q_{GD} ^d	X	
6.3.15	MOSFET forward recovery time (t_{fr}) and MOSFET forward recovery charge (Q_f)	X	X
6.18 ^a	Thermal resistance junction to case ($R_{th(j-c)}$)	X	
6.18 ^a	Transient thermal impedance junction to case ($Z_{th(j-c)}$)	X	X
Endurance and reliability tests			
7.1.4.1	High temperature blocking (HTRB)	X	
7.1.4.2	High temperature gate bias (HTGB)	X	
7.1.4.3	Intermittent operating life	X	
^a Clause number in IEC 60747-8. ^b Terms are applied for avalanche type MOSFETs only. ^c Terms are applied for non-avalanche type MOSFETs only. ^d Terms are applied where appropriate.			

Bibliographie

CEI 60747-7:2000, *Dispositifs à semiconducteurs – Partie 7: Transistors bipolaires*

CEI 60747-9:1998, *Dispositifs à semiconducteurs – Dispositifs discrets – Partie 9: Transistors bipolaires à grille isolée (IGBT)*
Amendement 1 (2001)

CEI/PAS 62180:2000, *Essai de sensibilité aux décharges électrostatiques (DES) – Modèle de machine (MM)* (annulée et remplacée par la CEI 60747-27 (2003))

Bibliography

IEC 60747-7:2000, *Semiconductor devices – Part 7: Bipolar transistors*

IEC 60747-9:1998, *Semiconductor devices – Discrete devices – Part 9: Insulated-gate bipolar transistors (IGBTs)*
Amendment 1 (2001)

IEC/PAS 62180:2000, *Electrostatic discharge (ESD) sensitivity testing – Machine model (MM)*
(cancelled and replaced by IEC 60747-27 (2003))



Standards Survey

The IEC would like to offer you the best quality standards possible. To make sure that we continue to meet your needs, your feedback is essential. Would you please take a minute to answer the questions overleaf and fax them to us at +41 22 919 03 00 or mail them to the address below. Thank you!

Customer Service Centre (CSC)

International Electrotechnical Commission

3, rue de Varembe
1211 Genève 20
Switzerland

or

Fax to: **IEC/CSC** at +41 22 919 03 00

Thank you for your contribution to the standards-making process.

A Prioritaire

Nicht frankieren
Ne pas affranchir



Non affrancare
No stamp required

RÉPONSE PAYÉE

SUISSE

Customer Service Centre (CSC)
International Electrotechnical Commission
3, rue de Varembe
1211 GENEVA 20
Switzerland



Q1 Please report on **ONE STANDARD** and **ONE STANDARD ONLY**. Enter the exact number of the standard: (e.g. 60601-1-1)

.....

Q2 Please tell us in what capacity(ies) you bought the standard (tick all that apply). I am the/a:

- purchasing agent ☐
 librarian ☐
 researcher ☐
 design engineer ☐
 safety engineer ☐
 testing engineer ☐
 marketing specialist ☐
 other.....

Q3 I work for/in/as a:
(tick all that apply)

- manufacturing ☐
 consultant ☐
 government ☐
 test/certification facility ☐
 public utility ☐
 education ☐
 military ☐
 other.....

Q4 This standard will be used for:
(tick all that apply)

- general reference ☐
 product research ☐
 product design/development ☐
 specifications ☐
 tenders ☐
 quality assessment ☐
 certification ☐
 technical documentation ☐
 thesis ☐
 manufacturing ☐
 other.....

Q5 This standard meets my needs:
(tick one)

- not at all ☐
 nearly ☐
 fairly well ☐
 exactly ☐

Q6 If you ticked NOT AT ALL in Question 5 the reason is: (tick all that apply)

- standard is out of date ☐
 standard is incomplete ☐
 standard is too academic ☐
 standard is too superficial ☐
 title is misleading ☐
 I made the wrong choice ☐
 other

Q7 Please assess the standard in the following categories, using the numbers:

- (1) unacceptable,
 (2) below average,
 (3) average,
 (4) above average,
 (5) exceptional,
 (6) not applicable

- timeliness.....
 quality of writing.....
 technical contents.....
 logic of arrangement of contents
 tables, charts, graphs, figures.....
 other

Q8 I read/use the: (tick one)

- French text only ☐
 English text only ☐
 both English and French texts ☐

Q9 Please share any comment on any aspect of the IEC that you would like us to know:

.....





Enquête sur les normes

La CEI ambitionne de vous offrir les meilleures normes possibles. Pour nous assurer que nous continuons à répondre à votre attente, nous avons besoin de quelques renseignements de votre part. Nous vous demandons simplement de consacrer un instant pour répondre au questionnaire ci-après et de nous le retourner par fax au +41 22 919 03 00 ou par courrier à l'adresse ci-dessous. Merci !

Centre du Service Clientèle (CSC)

Commission Electrotechnique Internationale

3, rue de Varembé

1211 Genève 20

Suisse

ou

Télécopie: **CEI/CSC** +41 22 919 03 00

Nous vous remercions de la contribution que vous voudrez bien apporter ainsi à la Normalisation Internationale.

A Prioritaire

Nicht frankieren
Ne pas affranchir



Non affrancare
No stamp required

RÉPONSE PAYÉE

SUISSE

Centre du Service Clientèle (CSC)

Commission Electrotechnique Internationale

3, rue de Varembé

1211 GENÈVE 20

Suisse

Q1 Veuillez ne mentionner qu'**UNE SEULE NORME** et indiquer son numéro exact:
(ex. 60601-1-1)
.....

Q2 En tant qu'acheteur de cette norme, quelle est votre fonction?
(cochez tout ce qui convient)
Je suis le/un:

- agent d'un service d'achat ☐
- bibliothécaire ☐
- chercheur ☐
- ingénieur concepteur ☐
- ingénieur sécurité ☐
- ingénieur d'essais ☐
- spécialiste en marketing ☐
- autre(s).....

Q3 Je travaille:
(cochez tout ce qui convient)

- dans l'industrie ☐
- comme consultant ☐
- pour un gouvernement ☐
- pour un organisme d'essais/ certification ☐
- dans un service public ☐
- dans l'enseignement ☐
- comme militaire ☐
- autre(s).....

Q4 Cette norme sera utilisée pour/comme
(cochez tout ce qui convient)

- ouvrage de référence ☐
- une recherche de produit ☐
- une étude/développement de produit ☐
- des spécifications ☐
- des soumissions ☐
- une évaluation de la qualité ☐
- une certification ☐
- une documentation technique ☐
- une thèse ☐
- la fabrication ☐
- autre(s).....

Q5 Cette norme répond-elle à vos besoins:
(une seule réponse)

- pas du tout ☐
- à peu près ☐
- assez bien ☐
- parfaitement ☐

Q6 Si vous avez répondu PAS DU TOUT à Q5, c'est pour la/les raison(s) suivantes:
(cochez tout ce qui convient)

- la norme a besoin d'être révisée ☐
- la norme est incomplète ☐
- la norme est trop théorique ☐
- la norme est trop superficielle ☐
- le titre est équivoque ☐
- je n'ai pas fait le bon choix ☐
- autre(s)

Q7 Veuillez évaluer chacun des critères ci-dessous en utilisant les chiffres
(1) inacceptable,
(2) au-dessous de la moyenne,
(3) moyen,
(4) au-dessus de la moyenne,
(5) exceptionnel,
(6) sans objet

- publication en temps opportun
- qualité de la rédaction.....
- contenu technique
- disposition logique du contenu
- tableaux, diagrammes, graphiques, figures
- autre(s)

Q8 Je lis/utilise: (une seule réponse)

- uniquement le texte français ☐
- uniquement le texte anglais ☐
- les textes anglais et français ☐

Q9 Veuillez nous faire part de vos observations éventuelles sur la CEI:

-
-
-
-
-



ISBN 2-8318-7628-1



ICS 31.080.30
